研究者詳細 - 籠谷　裕人

論文 - 籠谷　裕人

分割表示 72 件中 61 - 72 件目／全件表示 >>

描画時合成方式と表示時合成方式とを併用したマルチウィンドウ合成方式

綱島伸明, 佐藤洋一郎, 横平徳美, 籠谷裕人, 岡本卓爾

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 95 ( 210 ) 9 - 16 1995年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本報告では、ウィンドウの移動、リサイズ、スクロールの各々の連続的な実行(以下、連続的操作と呼ぶ)を、少ないハードウェア量でスムーズに行うことのできるマルチウィンドウ合成方式を提案している。連続的操作の対象となるウィンドウの画像を1つの画像メモリに、他のすべてのウィンドウの画像を描画時合成方式の原理に従って別の画像メモリにそれぞれ格納し、さらに、両者から並列に読み出した画像を表示時合成方式の原理に従って合成している。ここでは、特に、2種類のDMA転送を利用して、2つの画像メモリへのCPUからの画像の転送量を軽減することにより、連続的操作の対象となるウィンドウを変更するための所要時間を低減している。

CiNii Article

CiNii Books

researchmap

相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現

籠谷裕人, 小幡聡徳, 岡本卓爾, 南谷崇

電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 95 ( 87 ) 57 - 64 1995年6月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

依存性グラフは、条件分岐、ループ、複雑な並列動作などを含むシステムを記述するための道具であって、容易に2相式非同期回路に変換することができる。しかし、アービタによる相互排他処理機能を表現できないとう問題があった。本論文では、これを解決するため、依存性グラフの拡張として、相互排他処理機能を表すノードの追加を提案する。また、このノードからマッピングされる2相式非同期回路ブロックとして、非同期式アービタとQモジュールによる構成を示し、さらに、自掃モジュールによる高速化手法を適用するために、付加回路の挿入場所を決定するための競合関係を再定義する。最後に、相互排他処理機能を含むシステムの例として、割り込み制御システムと複数資源共用システムの記述と、その実現を示す。

籠谷裕人, 南谷崇

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 78 ( 4 ) 416 - 423 1995年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

2相式非同期回路は,稼働相と休止相の交互の繰返しによってデータパスを制御する.このような2相の制御はMartinのQモジュールを用いたハンドシェークによって実現でき,制御回路の構成が容易となる.しかしその反面,稼働相とほぼ同じ時間を消費する休止相が直列に実行されるため,回路動作速度では非常に不利であった.本論文では,休止相の実行中に次段の稼働相の開始を可能とする自掃モジュール(ASM)の使用を提案する.基本操作間の依存関係に応じて休止相の開始や完了を確認する回路を付加することにより,どの基本操作も自掃モジュールを使用して並列性を高めることができる.更に本手法の効果を単純な乗算回路のシミュレーションによって評価した.その結果,ゲート数を増加させることなく58%の速度向上が確認された.

CiNii Article

CiNii Books

researchmap

依存性グラフで表現された調停動作の2相式同期回路への変換方法

籠谷裕人, 小幡聡徳, 岡本卓爾, 南谷崇

電子情報通信学会総合大会講演論文集 1995 ( 1 ) 283 - 283 1995年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

クロック信号を用いない非同期式回路が、現在の同期式回路の様々な問題点を解決するものと期待され、盛んに研究されている。籠谷らは、依存性グラフによってプロセッサの動作仕様を与え、そのグラフの各ノードから回路ブロックへ直接マッピングすることによって非同期式回路を得る手法を示した。しかし、この手法では調停動作が表現できないため、割込みなどの機能を実現できない。そこで本稿では、依存性グラフの拡張による調停動作の表現方法と、その記述から回路へのマッピング方法を提案する。

CiNii Article

CiNii Books

researchmap

Synthesis of two-phase quasi-delay-insensitive circuits from dependency graphs.

Hiroto Kagotani, Takashi Nanya

Systems and Computers in Japan 26 ( 4 ) 11 - 19 1995年

依存性グラフを用いた2相式非同期回路の合成

籠谷裕人, 南谷崇

電子情報通信学会論文誌. D-I, 情報・システム, I-コンピュータ = The transactions of the Institute of Electronics, Information and Communication Engineers 77 ( 8 ) 548 - 556 1994年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

従来,認識されてきた非同期式回路の有用性が,近年の論理素子の高速化に伴い再び注目を集めている.本論文では,論理素子遅延や配線遅延の上限が予測できないという厳しい遅延仮定のもとに,非同期式回路を合成する基本的な手法を提案する.本手法は,レジスタ間の転送や演算といった基本的な操作の間に成り立つべき依存関係を仕様とし,それを信号遷移の因果関係に直接写像することによって非同期式回路を実現する.具体的にはまず基本操作間の依存関係からなるグラフを仕様として与える.この依存性グラフから正しく回路が合成できるための条件としてsafenessなどを定義する.次にこれをもとに,その機能ノードを対応した回路素片に置換し,これらを接続することで制御回路を合成する.この制御回路はハンドシェークによって2相方式でデータパス部の制御を行う.本手法は,並列性を仕様中に容易に記述でき,論理合成のコストが低いという特徴がある.

CiNii Article

CiNii Books

researchmap

非同期式プロセッサTITACの設計と評価

上野洋一郎, 高村明裕, 小澤邦彦, 籠谷裕人, 桑子雅史, 南谷崇

信学技報 95 - 102 1994年

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本稿では修正DIモデルに基づいて設計された非同期式汎用プロセッサであるTITACの構成と設計,評価について述べる.このTITACは非同期式システムが設計・製作可能であることの実証と,遅延非依存性や消費電力等に評価のために作成された評価用プロセッサである.そのためTITACは2つの制御回路を持つ事を除けば非常に簡単なアーキテクチャである.このTITACを特徴づける2つの制御回路は,結線論理制御回路とマイクロプログラム制御回路という全く異なる設計法で設計されている.

CiNii Article

CiNii Books

researchmap

TITAC: Design of A Quasi-Delay-Insensitive Microprocessor.

Takashi Nanya, Yoichiro Ueno, Hiroto Kagotani, Masashi Kuwako, Akihiro Takamura

IEEE Des. Test Comput. 11 ( 2 ) 50 - 63 1994年

2相式非同期回路高速化のための基本制御モジュールとその応用

籠谷裕人, 南谷崇

電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 93 ( 303 ) 73 - 80 1993年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式回路のデータパスを稼動相と休止相の2相で動作させる場合に、次の動作に進む前に本来の機能ではない休止相の完了を待つことは無駄である。本稿では休止相を待たずに次に進むことを許す基本制御モジュールを提案し、従来の制御モジュールをこれに置換することによる高速化を議論する。単純な置換ができない箇所は、依存性グラフの解析により明らかになる。このような箇所においても、付加的な回路を使用することで、ゲートの遅延に依存せずに休止相のほとんどを隠蔽することが可能になる。論理シミュレーションにより、本手法でゲート数の増大なしに大幅な速度向上が可能なことが実証された。

CiNii Article

CiNii Books

researchmap

依存性グラフを用いた非同期式回路合成システム

籠谷裕人, Hong Minh.Nhut, 南谷崇

全国大会講演論文集 46 ( 0 ) 135 - 136 1993年3月

記述言語：日本語

近年の素子技術はスイッチング遅延が1ピコ秒にせまる高速なデバイスを実現しつつある。しかし従来の同期式プロセッサ回路はチップ全体へのクロック分配が必要であり、配線遅延の相対的な増大によるクロックスキューのため、こうした素子を活用できるような高速のクロックを用いることができない。素子の高速性を有効に活用する一つの方法は、プロセッサを非同期式回路で構成することである。非同期式回路は、同期式回路の設計にあるような論理設計とチップ設計の相互依存を排除でき、また、回路を拡張する場合のタイミング設計のやり直しも不要となり拡張性に富むといった利点を持つ。我々は文献で、非同期式制御回路の自動合成手法を提案した。本稿ではまずその概要について述べた後、データバスにおけるレジスタや演算回路の接続を合成する手順を示す。またこの手法を用いた合成システムを試作したので、その構成の概要について述べる。

CiNii Article

CiNii Books

researchmap

プロセス記述による非同期式制御回路合成システム

籠谷裕人, Nhut HongMinh, 南谷崇

全国大会講演論文集 44 ( 0 ) 159 - 160 1992年2月

記述言語：日本語

近年の素子技術はスイッチング遅延が1ピコ秒にせまる高速なデバイスを実現しつつある。しかし従来の同期式プロセッサ回路はチップ全体へのクロック分配が必要であり、配線遅延の相対的な増大によるクロックスキューのため、こうした素子を活用できるような高速のクロックを用いることができない。素子の高速性を有効に活用する一つの方法は、プロセッサを非同期式に構成することである。非同期式回路は、同期式回路の設計にあるような論理設計とチップ設計の相互依存性を排除でき、また、回路を拡張する場合のタイミング設計のやり直しも不要となり拡張性に富むといった利点を持つ。我々は文献[6]で、非同期式制御回路の自動合成手法を提案した。本稿では、この手法を用いた自動合成システムのプロトタイプの作成に関して述べる。まず設計の対象とする非同期回路のモデルについて述べ、次に仕様の記述と合成方式の概要、さらにシステムの構成について述べる。

籠谷裕人, 土居仁士, 南谷崇

全国大会講演論文集 42 ( 0 ) 144 - 145 1991年2月

記述言語：日本語

近年の素子技術はスイッチング遅延が1ピコ秒にせまる高速なデバイスを実現しつつある。しかし従来のプロセッサ回路はチップ全体へのクロック分配が必要であり、配線遅延が相対的に大きくなるためこうした素子を活用できるような高速のクロックを用いることができない[1]。素子の高速性を有効に活用する一つの方法は、プロセッサを非同期式に構成することである。非同期回路は、同期式回路の設計にあるような論理設計とチップ設計の相互依存性を排除でき、また、回路を拡張する場合のタイミング設計のやり直しも不要となり拡張性に富むといった利点を持つ。しかしながら、これまでのところ非同期式プロセッサの設計方法は充分には研究されていない。最近、非同期式プロセッサ設計手法として、プロセッサの各機能モジュールを他のモジュールと通信する独立したプロセスとして記述し、このプロセス記述からMullerのC素子を含むゲートレベルの制御回路を合成する手法が提案されている[3]。しかしこの方法には、生成される回路の自由度が大きすぎ合成やその最適化にコストがかかる、任意の関数が素子として実現できないとMullerモデルの遅延仮定の下では正しく動作しないなどの問題点がある。また合成ためのアルゴリズムが定式化されていない。本稿では、あらかじめ正しく動作することが保証されている基本回路を結合することで、非同期式プロセッサの各機能モジュール制御回路を簡単なアルゴリズムにより合成する一手法を述べる。

CiNii Article

CiNii Books

researchmap

　前のページ - 次のページ　

<籠谷 裕人>

論文 - 籠谷 裕人

<籠谷　裕人>

論文 - 籠谷　裕人