研究者詳細 - 籠谷　裕人

論文 - 籠谷　裕人

分割表示 72 件中 41 - 60 件目／全件表示 >>

Synthesis of four-phase asynchronous control circuits from pipeline dependency graphs.

Hiroto Kagotani, Takuji Okamoto, Takashi Nanya

Proceedings of ASP-DAC 2001, Asia and South Pacific Design Automation Conference 2001(ASP-DAC) 425 - 430 2001年

２相式非同期回路における２相制御モジュールの削減法

籠谷裕人, 岡本卓爾, 南谷崇

第60回全国大会講演論文集 2000 ( 1 ) 103 - 104 2000年3月

Systematic reducing of metastable operations in CMOS D flip-flops.

Yoichiro Sato, Yoshinobu Yamasoto, Masanori Saito, Hiroto Kagotani, Takuji Okamoto, Masahiro Kawai

Systems and Computers in Japan 31 ( 3 ) 20 - 28 2000年

A method of affine transformation for rectangular video image.

Hiroto Kagotani, Yoichiro Sato, Yoshimichi Takahara, Takuji Okamoto

Systems and Computers in Japan 31 ( 7 ) 75 - 85 2000年

CMOSにより構成したシンクロナイザの性能評価式

山外芳伸, 佐藤洋一郎, 籠谷裕人, 岡本卓爾

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 99 ( 6 ) 97 - 104 1999年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本研究では, エッジトリガ型CMOS D フリップフロップ(DFF)のカスケード接統により構成されるシンクロナイザを対象に, メタステーブル動作にもとづく誤動作に対する性能評価式を導出している. シンクロナイザの性能評価指数(誤動作の時間間隔の平均とその分散)は, クロックパルスの周期とデューティー比, カスケード接続の段数, DFFの特性, 同期化の対象となる入力の反転頻度(入力反転頻度)に依存する. ここでは, まず, これら5種のパラメータの評価指数に対する影響を定性的に検討し, これらのパラメータが, クロックパルスの周期とカスケード接続の段数, DFFの特性とクロックパルスのデューティー比および入力反転頻度という比較的独立性の高い3つのグループに分けられることを示している. 次に, 各グループ毎に評価指数に対する影響を定量的に解析し, これらの結果を統合することにより, 評価指数の算出式を導出している. この算出式の妥当性を検討した結果によれば, 本研究の算出式を用いることにより, 高々7%程度の誤差で, 評価指数を算出することができる.

同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法

籠谷裕人, 岡本卓爾, 南谷崇

電子情報通信学会論文誌. A, 基礎・境界 82 ( 2 ) 239 - 246 1999年2月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では, 回路で利用可能な演算器数の制約を課した上で, 同期式回路のスケジューリング法をCDFGに適用した結果を仕様として, 極力実行時間の短い非同期式回路を合成するための依存性グラフ作成法を提案する. まず, 本方法では, 演算器の共有による演算の実行順序制約が極力増加しないように, 各演算に演算器を割り当てる. 特に, 仕様に条件分岐が含まれる場合は, その分岐確率も考慮に入れる. 次に, この割当て結果から, 各演算間の実行順序制約とグラフの整合性を考慮しつつ, ハードウェアに直接マッピング可能な依存性グラフを生成する. 実験結果から, 実際のディジタルフィルタの仕様及びランダムに生成された仮想的な仕様のいずれにおいても, 提案法が有効に機能することが明らかになった.

競合処理用ジョセフソンフリップフロップの一構成法

佐藤洋一郎, 河合雅弘, 籠谷裕人, 岡本卓爾

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 82 ( 2 ) 441 - 445 1999年2月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では, 直流電源で動作する競合処理用ジョセフソンフリップフロップを提案している. このフリップフロップは, 直流電源で動作する既存のジョセフソンフリップフロップにラッチアップを回避するためのSQUIDゲートと正帰還路とを付加することにより構成される.

同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器

高原祥充, 籠谷裕人, 佐藤洋一郎, 岡本卓爾

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 98 ( 323 ) 59 - 66 1998年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本研究では, 2種類の変換手順に基づいて長方形動画像をアフィン変換するアフィン変換器の構成法を提案している.本変換器は, 1フレーム分の画像を2フレームの時間でアフィン変換できる同一構造の機能ブロックを二つ並列に接続した構成をもち, それぞれは2種類のモジュールの組み合わせからなる.また, これらのモジュールの構成例も示している.特に, モジュール内では, 2種類の手順に対応するために複雑なアドレスの生成が必要となるが, 比較的単純な回路で構成できることも示している.このアフィン変換器は, 従来のものに比して, 動作速度を落とすことなくハードウェア量が減少している.

CMOS D フリップフロップにおけるメタステーブル動作の組織的軽減法

佐藤洋一郎, 山外芳伸, 斎藤将徳, 籠谷裕人, 岡本卓爾, 河合雅弘

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 81 ( 9 ) 1090 - 1098 1998年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では, エッジトリガ型CMOS Dフリップフロップ(EDFF)とマスタスレーブ型CMOS Dフリップフロップ(MDFF)を対象に, メタステーブル(MS)動作の軽減法を組織的に検討している.まず, 計算機シミュレーションの結果から, EDFFとMDFFに内蔵される各フリップフロップ(FF)のMS動作発生機構を三つのタイプに大別し, この結果を利用してMS動作の軽減方針を示している.次に, これら三つのMS動作の一つをしきい値差法(FFのしきい値電圧と後続する素子のそれとに差を設け, MS動作の伝搬を阻止する方法)により完全に抑制し, 残りの二つをフィードバック法(付加的フィードバックによりMS動作持続期間を短縮する方法)により軽減するという統一的なMS動作軽減策を与えている.また, これらの方法を施す際に用いる回路の一部についても新たに提案している.最後に, 上述したMS動作軽減策により, EDFFとMDFFいずれにおいても, 入力位相差(クロックパルスの変化時刻と入力の変化時刻との差)に対するMS動作持続期間の増加割合が約1/4に, MS動作が生起する入力位相差の範囲が約1/3に低減されることを計算機シミュレーションによって示している.

信号変化生起条件判定のためのシンプレックスの高速化

大西淳, 籠谷裕人, 杉山裕二

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 81 ( 4 ) 417 - 427 1998年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式論理回路のタイミング検証法として, 信号変化が生起するための条件を外部入力変化時刻や素子遅延に関する連立1次不等式で表し, その解の存否判定を行うという方法が提案されている.本論文ではこの解の存否判定高速化のために, シンプレックス法による判定過程において上述の連立1次不等式の係数行列の変換が繰り返されても, 行列要素が常に0, ±1に保たれることを明らかにし, この性質を利用するシンプレックス法の高速化法を提案している.また, いくつかの条件判定について比較を行い, 本方法が, 他の高速判定法と同程度にまでシンプレックス法を高速化していることを示している.

シクロナイザの一性能評価法

佐藤洋一郎, 山外芳伸, 籠谷裕人, 岡本卓爾

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 81 ( 3 ) 292 - 302 1998年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

シンクロナイザにおいては, 内蔵されるフリップフロップのメタステーブル動作に起因した誤動作が生起し得る.本論文では, この種の誤動作を統一的かつ高速に評価できる方法を提案している.まず, 統一的な評価を可能とするために, 非同期的な入力の変化時刻と同期式システムのクロックパルスの変化時刻とを比較・保持する機能をもつセルのカスケード接続により, シンクロナイザを構成している.次に, クロックパルスの変化時刻近傍での各セルの入力の振舞を表す3種の動作モードの1次元配列によりシンクロナイザの状態を表し, 状態推移を解析することにより, この状態推移が単純マルコフ連鎖であることを示している.また, メタステーブル動作に関連する状態推移確率については, 計算機シミュレーションにより比較的短時間で算出でき, 他のものについては解析結果から直ちに算出できることを示している.最後に, これらの解析結果を用いて, 誤動作発生間隔の平均(MTBF)と分散の算出式を状態推移確率の関数として与えると共に, これによる誤動作の評価例を示している.この結果によれば, 評価のための所要時間が, 既存の方法に比して, 大幅に短縮できる.

長方形動画像のための1アフィン変換法

籠谷裕人, 佐藤洋一郎, 高原祥充, 岡本卓爾

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 81 ( 1 ) 11 - 20 1998年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では, 長方形動画像のための1アフィン変換法を提案している。この方法では, 入力された長方形動画像の各フレームを小正方形部分画像に分割し, これらを別々のメモリに格納した上で, 各部分画像に対して90度回転と1次元の幾何学変換とを交互に2回繰り返すことによってアフィン変換を実行している。この方法に基づくアフィン変換器の実現可能性については, 90度回転および1次元の幾何学変換のそれぞれに対応して2種類の機能モジュールを設け, これらの組合せとして構成したブロック図を与えることによって示している。また, 部分画像の適度なサイズの算出法と, 分割に伴うメモリ動作速度の緩和の程度についても明らかにしている。この方法ほ, 2種類の機能モジュールの組合せを変更するだけで, 異なるサイズの動画像に対しても容易に適用できる。

同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法

籠谷裕人, 岡本卓爾, 南谷崇

電子情報通信学会技術研究報告. FTS, フォールトトレラントシステム 97 ( 224 ) 47 - 54 1997年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では、CDFGによって与えられた動作仕様をもとに、演算器数の制約の範囲内で、極力実行時間の短い非同期式回路を合成するための依存性グラフ作成法を提案する。本方法では、まず、与えられたCDFGに対して、同期式回路のスケジューリング法を適用する。そして、その結果を利用して、演算間の実行順序関係を極力削減するように、すなわち、演算器の共有による待合せがなるべく生じないように、演算器を割当てる。このとき、条件分岐が含まれる場合は、その分岐確率も考慮に入れる。次に、この割当てによって得られた共有関係をCDFGに付加した上で、グラフの整合性を考慮しながら、ハードウェアに直接マッピング可能な依存性グラフを生成する。

機能モジュールを用いた動画像用アフィン変換器

籠谷裕人, 高原祥充, 浅井智, 佐藤洋一郎, 岡本卓爾

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 96 ( 231 ) 47 - 54 1996年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

ディジタル動画像のアフィン変換は, 90度回転(RR)とX軸方向の1次元アフィン変換(XT)とを, この順に2回行うことにより実現できる. 本研究では, このためのRRとXTの機能を, 機能メモリモジュールの配列とその行ごとに設けた内挿モジュールにより実現する方法について述べる. 機能メモリモジュールはDRAM構造の低速2次元メモリセルアレーとその入出力側に付加したラインバッファを有する. そして, 内蔵された特殊なアドレス生成器による制御と内挿モジュールとの協調によって, 動画像の各フレームごとに, 正方形部分画像のRRとXTを並列に実行する. 機能メモリモジュールの最適規模は主としてDRAMセルの速度により決まる.

相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現

籠谷裕人, 小幡聡徳, 岡本卓爾, 南谷崇

電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ 79 ( 5 ) 237 - 244 1996年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

依存性グラフは, 条件分岐, ループ, 複雑な並列動作などを含むシステムを記述するための道具であり, 容易に2相式非同期回路に変換することができる. しかし, アービタによる相互排他処理機能を表現できないという問題があった. 本論文では, これを解決するため, 依存性グラフの拡張として, 相互排他処理機能を表すノードの追加を提案する. また, このノードからマッピングされる2相式非同期回路ブロックとして, 非同期式アービタとQモジュールによる構成を示す. 更に, 自掃モジュールによる高速化手法を適用できるように, 付加回路の挿入場所を決定するための競合関係を再定義する. 最後に, 相互排他処理機能を含むシステムの例として, 割込み制御システムと複数資源共用システムの記述と実現を示す.

非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム

籠谷裕人, 岡本卓爾, 南谷崇

電子情報通信学会技術研究報告. ICD, 集積回路 96 ( 20 ) 9 - 16 1996年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

プロセッサ等のシステムの仕様を記述した依存性グラフから、回路プロックのネットワークへのマッピングによって、容易に非同期式回路が実現できる。しかし、このような手法では、与えられた仕様からパイプラインのための非同期式回路を合成することはできない。本論文では、処理の繰り返し実行を表現した依存性グラフをパイプライン表現に変換することのできるアルゴリズムを提案する。本アルゴリズムによれば、(1)すべてのバイプライン動作可能な処理の対を探索し、(2)これらの対を結ぶパスにパイプライン化変換というグラフ変換をほどこすことによって、パイブライン化された依存性グラフが得られる。

信号変化生起条件判定のための高速シンプレックス法

大西淳, 籠谷裕人, 杉山裕二

電子情報通信学会技術研究報告. ICD, 集積回路 96 ( 20 ) 1 - 8 1996年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式回路のタイミング検証法として,検証対象の信号変化が生起するための条件を外部入力変化時刻や素子遅延に関する連立一次不等式で表し,その解の存否をシンプレックス法により判定するという方法が提案されている.本稿ではこの種の検証の高速化のために,シンプレックス法において上述の連立一次不等式の係数行列の変換が続り返されても,行列要素が常に0,±1に保たれることを明らかにし,この性質を利用したシンプレックス法の高速化法を提案している.本方法を比較的規模の大きい係数行列に適用したところ,検証時間が従来法の十数分の一に短縮されるという結果が得られている.

マイクロ操作の分解による非同期式プロセッサの高速化について

安江一仁, Morizawa Rafael K., 籠谷裕人, 南谷崇

電子情報通信学会技術研究報告. ICD, 集積回路 96 ( 20 ) 17 - 23 1996年4月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本稿では、依存性グラフを用いた非同期式プロセッサの合成手法において、より高速化されたプロセッサを得る手法を提案する。従来の依存性グラフではレジスタ間での値の転送をマイクロ操作と呼び、これを処理の最小単位として考えていた。本手法では従来のマイクロ操作における処理を、レジスタから値を読み出し組み合わせ回路で演算を行う部分と演算結果をレジスハニ書き込む部分の2つに分割し、分割したそれぞれの処理間での依存関係に基づいてグラフを並列化することによって処理の高速化を行う。また、本手法による高速化に伴う回路量の増加はほとんど起こらない。

高速非同期式プロセッサ設計のための依存性グラフ並列化アルゴリズムの提案

籠谷裕人, 杉本雅彦, 岡本卓爾, 南谷崇

電子情報通信学会総合大会講演論文集 1996 ( 1 ) 86 - 86 1996年3月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式回路は、超高速プロセッサの実現に有効なアプローチとして期待され、その多くの設計法が研究されている。その一つとして、籠谷らは、依存性グラフによってプロセッサの動作仕様を与え、そのグラフの各ノートから回路ブロックへ直接マッピングすることによって非同期式回路を得る手法を示した。しかし、複数の操作を直列に配置した依存性グラフからは、たとえそれらに依存性が存在しなくても、直列に実行する回路しか生成されないという問題がある。同期式回路設計においては、同種の問題を、仕様によって与えられた操作間の依存性を解析することにより、コントロールデータフローグラフの(CDFG)を構築し、利用できる資源の範囲内で並列な動作を可能にするという設計方法が提案されている。しかし、CDFGは、ある一定数のクロック信号の後には、操作が確実に完了しているという前提を利用した構造になっているため、遅延時間の予測できない非同期式回路にはそのまま適用することができない。そこで本稿では、非同期式回路にマッピング可能という性質を保持したまま、依存性グラフに一つの変換規則を繰り返し適用することによって、徐々に並列性を高めていくという、並列化アルゴリズムを提案する。

Performance enhancement of two-phase quasi-delay-insensitive circuits.

Hiroto Kagotani, Takashi Nanya

Systems and Computers in Japan 27 ( 5 ) 39 - 46 1996年

　前のページ - 次のページ　

1
2
3
4