研究者詳細 - 籠谷　裕人

論文 - 籠谷　裕人

分割表示 72 件中 1 - 20 件目／全件表示 >>

位数4の有理点を用いたCurve25519に対するサイドチャネル攻撃に関する考察

谷田翔吾, 上竹嘉紀, 小椋央都, 日下卓也, 籠谷裕人, 野上保之

DAシンポジウム2019論文集 ( 2019 ) 69 - 74 2019年8月

パイプライン化依存性グラフを簡単化するための効率的な等価性判定アルゴリズム

籠谷裕人, 杉山裕二, 岡本卓爾

電子情報通信学会論文誌 D 100 ( 6 ) 616 - 626 2017年6月

記述言語：日本語出版者・発行元：電子情報通信学会

依存性グラフに基づいた非同期式パイプライン制御回路の設計方法が提案されている．この設計法の最終段階においては，依存性グラフと縮小した依存性グラフの等価性を何度も繰返し判定することにより，簡単化した依存性グラフが得られる．しかし，この判定には多数の状態をもつオートマトンを扱うため，その計算量は極めて大きい．本論文では，この等価性判定のための新たな効率的なアルゴリズムを提案する．まず，基本操作の実行順序の半順序をコンパクトに表現するために，基本操作直結因果関係グラフ O˙ を定義する．次に，分岐系列ごとに O˙ の高々二つの部分グラフが一致するとき，かつそのときに限り，二つの依存性グラフが等価であることを証明する．更に，等価性の判定に必要な分岐系列のサイズと数が有限であることを証明する．最後に，上述の原理を用いたアルゴリズムの計算量が従来法に比べて大幅に小さいことを示す．

DOI： 10.14923/transinfj.2016JDP7108

内部電流源による暗号回路のサイドチャンネル情報漏洩部特定の試み : AES回路を実装したFPGAに対する検討 (環境電磁工学)

五百旗頭健吾, 河田直樹, 矢野佑典, 籠谷裕人, 豊田啓孝

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116 ( 253 ) 79 - 84 2016年10月

FPGA Implementation of Various Elliptic Curve Pairings over Odd Characteristic Field with Non Supersingular Curves.

Yasuyuki Nogami, Hiroto Kagotani, Kengo Iokibe, Hiroyuki Miyatake, Takashi Narita

IEICE Trans. Inf. Syst. 99-D ( 4 ) 805 - 815 2016年

記述言語：英語掲載種別：研究論文（学術雑誌）出版者・発行元：IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG

Pairing-based cryptography has realized a lot of innovative cryptographic applications such as attribute-based cryptography and semi homomorphic encryption. Pairing is a bilinear map constructed on a torsion group structure that is defined on a special class of elliptic curves, namely pairing-friendly curve. Pairing-friendly curves are roughly classified into supersingular and non supersingular curves. In these years, non supersingular pairing-friendly curves have been focused on from a security reason. Although non supersingular pairing-friendly curves have an ability to bridge various security levels with various parameter settings, most of software and hardware implementations tightly restrict them to achieve calculation efficiencies and avoid implementation difficulties. This paper shows an FPGA implementation that supports various parameter settings of pairings on non supersingular pairing-friendly curves for which Montgomery reduction, cyclic vector multiplication algorithm, projective coordinates, and Tate pairing have been combinatorially applied. Then, some experimental results with resource usages are shown.

DOI： 10.1587/transinf.2015ICP0018

その他リンク： https://dblp.uni-trier.de/db/journals/ieicet/ieicet99d.html#NogamiKIMN16

暗号回路におけるサイドチャネル情報漏洩挙動の内部電流源による分析

五百旗頭健吾, 田井伸拓, 籠谷裕人, 大西紘之, 豊田啓孝, 渡辺哲史

電気学会論文誌Ａ（基礎・材料・共通部門誌） 136 ( 6 ) 365 - 371 2016年

記述言語：日本語出版者・発行元：一般社団法人電気学会

Cryptographic circuits were analyzed regarding their side-channel information leaking behavior based on internal current source. Cryptographic circuits were implemented in an FPGA with registers arranged to demonstrate three known side-channel information leaking behaviors; (1) leakage is reduced by making Hamming distance (HD) at registers constant, (2) leakage increases with signal-to-noise ratio of side-channel traces, and (3) unbalance of routing path from registers to load circuits produces leakage. The implemented circuits were measured in terms of voltage fluctuation in the power distribution network for FPGA core circuit where the circuits were implemented. The measured voltage fluctuations were converted into internal current sources that were exploited to analyze the information leaking behavior by applying a side-channel analysis, correlation power analysis (CPA). The analysis confirmed that internal current source clearly demonstrated the side-channel information leaking behaviors. This results suggests that internal current source would allow to understand what parts of encryption circuits largely contribute to leak information and how to develop an efficient and low-cost countermeasure against side-channel attacks.

DOI： 10.1541/ieejfms.136.365

Analysis on equivalent current source of AES-128 circuit for HD power model verification

Kengo Iokibe, Kazuhiro Maeshima, Hiroto Kagotani, Yasuyuki Nogami, Yoshitaka Toyota, Tetsushi Watanabe

IEEE International Symposium on Electromagnetic Compatibility 2014-December 302 - 305 2014年12月

掲載種別：研究論文（国際会議プロシーディングス）

We analyzed equivalent current source of cryptographic circuits implemented on a field programmable gate array (FPGA). The equivalent current source represented internal switching current behaviors in the cryptographic circuits during an Advanced Encryption Standard (AES) operation. In this work, the internal current was analyzed for extracting leakage functions and correlation coefficients from scatter diagrams of the Hamming Distance (HD) of AES intermediate values and the current magnitudes. The obtained leakage functions were confirmed a well-known assumption on the HD power model that magnitude of switching current due to transition of register states is proportional to HD of the register. The internal current was also investigated in terms of correlation with the HD model. Correlation coefficients increased as transforming the external power trace in the internal current because two types of noise were reduced by the transform; constant noise and overlap effect of successive rounds. The noise reduction inferred that the use of the internal current source would provide more precise verification of countermeasures.

Investigation in burst pulse injection method for fault based cryptanalysis

Kengo Iokibe, Kazuhiro Maeshima, Hiroto Kagotani, Yasuyuki Nogami, Yoshitaka Toyota, Tetsushi Watanabe

IEEE International Symposium on Electromagnetic Compatibility 2014-September ( September ) 743 - 747 2014年9月

掲載種別：研究論文（国際会議プロシーディングス）

This paper investigated about introduction of the burst pulse injection method standardized for immunity tests to a cryptanalysis using faulty ciphertexts. We investigated the potential of the burst injection method to induce faulty ciphertexts experimentally. Firstly, the standard burst pulse was injected through the power cable to a cryptographic module implementing the Advanced Encryption Standard (AES) on a field programmable gate array (FPGA). As a result, it was confirmed that the burst pulse injection might cause clock glitches on the module. Secondly, the clock glitch was varied in magnitude and timing by use of two pulse generators and transmitted to the AES circuit to clarify what types of clock glitch induce critical faulty ciphertexts suited for recovering the crypto-key successfully. Results confirmed that the clock glitch had potential to induce faulty ciphertexts when it exceeded the threshold and produced a clock interval shorter than the critical path delay in the target round. The two experimental results suggested that burst pulse injection to cryptographic modules through their power cables is a possible scenario of fault analysis attacks.

DOI： 10.1109/ISEMC.2014.6899067

内部等価電流源に基づくAES暗号回路の情報漏洩源としての挙動分析 (環境電磁工学)

田井伸拓, 五百旗頭健吾, 籠谷裕人, 大西紘之, 前島一仁, 豊田啓孝, 渡辺哲史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114 ( 93 ) 13 - 18 2014年6月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我々は暗号IC内部で発生するスイッチング電流を等価電流源として同定している,内部等価電流源を調べることにより暗号ICのサイドチャネル攻撃に対する安全性を評価でき,効果的な安全設計実現を期待できる.本稿ではサイドチャネル攻撃対策を付加したAES回路と未付加の回路をFPGA実装し,暗号処理に伴って発生するスイッチング電流の情報漏洩源としての挙動を,内部等価電流源に基づき調べた.結果,レジスタ遷移より前に電流値の分散が小さくなる時間が存在し,その時刻において電流値と中間値HDとの相関が高くなり,情報漏洩が発生していることを確認した.内部等価電流源を利用することにより,暗号IC内部の情報漏洩源としての挙動をより詳細に分析できる可能性を示した.

複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法 (リコンフィギャラブルシステム)

田崎智也, 籠谷裕人, 杉山裕二

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 ( 418 ) 43 - 48 2014年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式パイプライン回路を設計する手法の一つとして,依存性グラフを用いた合成法が提案されている.この合成法は現実では起こりえない遅延変動も想定したQDI遅延モデルを採用しているため,回路規模が大きくなる問題があり,その解決策としてより現実的なSDI遅延モデルを採用し,最大遅延ループの性質を利用した規模縮小法が提案された.本稿では,最大遅延ループが複数ある場合にも適用できるようにこの手法を改良する.

CUDAを用いた多倍長循環ベクトル乗算アルゴリズムの並列化実装 (リコンフィギャラブルシステム)

原村知志, 籠谷裕人, 野上保之, 杉山裕二

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 ( 418 ) 109 - 112 2014年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,GPUを数値演算に用いるGPGPUの環境が整い,GPGPUを用いた暗号実装の研究が盛んに行われている.本稿では,ペアリング暗号のための拡大体上で乗算が効率よく行える循環ベクトル乗算アルゴリズムについて,素体の標数を256bitとしてGPUにより実装を行った.その中で,乗算剰余算を効率よく行うために,モンゴメリ乗算を適用した.NVIDIA GeForce GTX680への実装では,CPU(Core i7 3970X)に対して10倍以上遅いという結果になった.

Analysis on Equivalent Current Source of AES-128 Circuit for HD Power Model Verification

Kengo Iokibe, Kazuhiro Maeshima, Hiroto Kagotani, Yasuvuki Nogami, Yoshitaka Toyota, Tetsushi Watanabe

2014 INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY, TOKYO (EMC'14/TOKYO) 302 - 305 2014年

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）出版者・発行元：IEEE

We analyzed equivalent current source of cryptographic circuits implemented on a field programmable gate array (FPGA). The equivalent current source represented internal switching current behaviors in the cryptographic circuits during an Advanced Encryption Standard (AES) operation. In this work, the internal current was analyzed for extracting leakage functions and correlation coefficients from scatter diagrams of the Hamming Distance (HD) of AES intermediate values and the current magnitudes. The obtained leakage functions were confirmed a well-known assumption on the HD power model that magnitude of switching current due to transition of register states is proportional to HD of the register. The internal current was also investigated in terms of correlation with the HD model. Correlation coefficients increased as transforming the external power trace in the internal current because two types of noise were reduced by the transform; constant noise and overlap effect of successive rounds. The noise reduction inferred that the use of the internal current source would provide more precise verification of countermeasures.

電源線から侵入した外乱に起因するクロックグリッチによるFPGA誤動作事例

五百旗頭健吾, 前島一仁, 渡辺哲史, 籠谷裕人, 野上保之, 林優一, 豊田啓孝, 曽根秀昭

エレクトロニクス実装学術講演大会講演論文集 28 ( 0 ) 63 - 66 2014年

記述言語：日本語出版者・発行元：一般社団法人エレクトロニクス実装学会

バルク電流やバーストといった外乱注入により発生した暗号FPGAの誤動作に関して考察した。特に発生した誤動作の直接原因がクロックグリッチの場合について、まず、外乱によりFPGAのクロック配線にグリッチが重畳することを実験により検証した。次に、発生した誤動作をグリッチ付クロックをFPGAに直接与える構成において再現し、回路動作とグリッチの関係を検証した。以上の実験結果に基づき、外乱によりクロックグリッチが発生した場合の誤動作発生機構、および評価環境における誤動作発生確率を示した。

DOI： 10.11486/ejisso.28.0_63

Investigation in Burst Pulse Injection Method for Fault Based Cryptanalysis

Kengo Iokibe, Kazuhiro Maeshima, Hiroto Kagotani, Yasuyuki Nogami, Yoshitaka Toyota, Tetsushi Watanabe

2014 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (EMC) 743 - 747 2014年

記述言語：英語掲載種別：研究論文（国際会議プロシーディングス）出版者・発行元：IEEE

This paper investigated about introduction of the burst pulse injection method standardized for immunity tests to a cryptanalysis using faulty ciphertexts. We investigated the potential of the burst injection method to induce faulty ciphertexts experimentally. Firstly, the standard burst pulse was injected through the power cable to a cryptographic module implementing the Advanced Encryption Standard (AES) on a field programmable gate array (FPGA). As a result, it was confirmed that the burst pulse injection might cause clock glitches on the module. Secondly, the clock glitch was varied in magnitude and timing by use of two pulse generators and transmitted to the AES circuit to clarify what types of clock glitch induce critical faulty ciphertexts suited for recovering the crypto-key successfully. Results confirmed that the clock glitch had potential to induce faulty ciphertexts when it exceeded the threshold and produced a clock interval shorter than the critical path delay in the target round. The two experimental results suggested that burst pulse injection to cryptographic modules through their power cables is a possible scenario of fault analysis attacks.

セレクト及びマージ頂点数の最小化によるパイプライン化依存性グラフの簡単化

籠谷裕人, 杉山裕二, 岡本卓爾, MA Bin, CHNG Eng Siong, LI Haizhou

電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition) 95 ( 5 ) 1206 - 1215 2012年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

非同期式制御回路の合成のための依存性グラフのパイプライン化アルゴリズムは既に提案されているが,このために複製されたセレクト及びマージの頂点数が多数存在するので,しばしば,パイプライン化依存性グラフの構成が複雑になる.本論文では,複製された頂点のうち冗長な組を単一化することによる依存性グラフの簡単化手法を提案する.まず,基本操作の頂点におけるトークン移動の並列性を損なうことなく,複製されたセレクト及びマージの頂点が単一化できる条件を導出している.次に,この条件を有限オートマトンの等価性により判定する方法を明らかにしている.最後に,この手法によりパイプライン化依存性グラフにおけるセレクト及びマージの頂点数を最小化するための手続きを与えている.

DOI： 10.1587/transinf.E95.D.1206

D-6-3 依存性グラフの最大遅延ループを用いた非同期式回路の規模縮小法(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)

吉武央智, 籠谷裕人, 杉山裕二

電子情報通信学会総合大会講演論文集 2012 ( 1 ) 64 - 64 2012年3月

D-1-1 CUDAを用いた分枝限定法の実装と評価(D-1.コンピュテーション,一般セッション)

入江豪, 籠谷裕人, 杉山裕二

電子情報通信学会総合大会講演論文集 2012 ( 1 ) 1 - 1 2012年3月

循環ベクトル乗算アルゴリズムの省メモリ実装

高橋龍介, 根角健太, 高井悠輔, 野上保之, 籠谷裕人, 成田隆

電子情報通信学会技術研究報告. SITE, 技術と社会・倫理 : IEICE technical report 111 ( 124 ) 145 - 150 2011年7月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

著者らは標数と拡大次数に対して柔軟に対応できるような拡大体上乗算アルゴリズムとして,循環ベクトル乗算アルゴリズム(CVMA)を提案している.CVMAをハードウェア実装するために,SITA2010にて根角らは2重ループを1重ループ構造に改良したが,その実装には多くのメモリを使用するという問題点が生じている.そこで本稿では,その改良されたCVMAをより省メモリで実装する方法を提案する.

非同期式制御回路合成のための依存性グラフパイプライン化アルゴリズムの検証

籠谷裕人, 杉山裕二

電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition) 93 ( 11 ) 2343 - 2353 2010年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

本論文では,依存性グラフで与えられた非同期式プロセッサの仕様をもとに,パイプライン化された依存性グラフを生成するパイプライン化アルゴリズムの正当性と完全性を検証している.正当性については,アルゴリズムの適用によって計算結果の等しい等価な依存性グラフが生成されることをアルゴリズムの正当性と定義し,いくつかの中間的なグラフを導入して,等価性の推移律により証明している.完全性については,仕様上並列化してはならない依存性グラフ上の頂点対を明確にした上で,これら以外の頂点対がすべて並列化されることをアルゴリズムの完全性と定義し,動的な並列動作を静的に表現するためのグラフを導入することにより証明している.

MRCPの分類とその素体上の乗算への循環ベクトル乗算アルゴリズムの適用

高井悠輔, 根角健太, 野上保之, 森川良孝, 籠谷裕人

電子情報通信学会技術研究報告. IT, 情報理論 110 ( 137 ) 19 - 24 2010年7月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

著者らは,拡大体上の汎用的な乗算アルゴリズムとして,循環ベクトル乗算アルゴリズム(Cyclic vector multiplication algorithm:CVMA)を提案してきた.最近,GrangerらがMinimal Redundancy Cyclotomic Primes(MRCPs)を考案し,これを法とする整数乗剰余算にCVMAが活用できることを示した.本稿では,MRCPsの条件を詳細化するとともに,それに基づいてCVMAを利用したMRCP乗算アルゴリズムについても詳細化する.

協同ソフトウェア資産管理のための Web アプリケーションの設計と開発

戸取暁俊, 籠谷裕人, 杉山裕二

電子情報通信学会技術研究報告. NS, ネットワークシステム 108 ( 457 ) 217 - 222 2009年2月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

大学や企業にとって,ソフトウェア資産の厳格な管理と適正な使用は社会的責務の一つである.本研究室においても,定期的にソフトウェア資産の調査を行って結果を大学に提出しているが,その方法は効率が悪く,誤りも混入しやすい.そこで本研究では,LAN内で効率的に誤りなくソフトウェア資産調査と管理を行うことのできるWebアプリケーションを設計し開発する.提案システムでは,研究室の各構成員がWebブラウザからシステムにログインし,PC情報とインストール済ソフトウェアの情報を登録する.また,これらの情報を手動で調べることによる手間と誤りを削減するために,ワンクリックで自動調査と登録を済ませられる機能などを実装した.開発したシステムを用いて,研究室の構成員によるソフトウェア資産調査を行い,評価アンケートを実施した結果,ユーザ・インタフェースの改善の余地はあるものの,提案システムの有用性が評価された.

　前のページ - 次のページ　

1
2
3
4