研究者詳細 - 渡邊　実

MISC - 渡邊　実

分割表示 135 件中 101 - 120 件目／全件表示 >>

PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ

久保田慎也, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 108 ( 224 ) 67 - 70 2008年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,光によって高速に再構成が可能な光再構成型ゲートアレイが開発されている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイによってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイを動的に書き換えていく新しいタイプのVLSIである。このように光再構成型ゲートアレイは非常に高性能な次世代のVLSIであるが,これまでの光再構成型ゲートアレイではホログラムメモリ内の情報を簡単に書き換えることができない欠点があった。そこで我々は,外部からホログラムメモリの情報を書き換える事ができる新しいタイプの光再構成型ゲートアレイとライターの開発を進めている.本稿では,マルチコンテキストの実装試験結果について報告する.

大規模光再構成型ゲートアレイにおける高速再構成試験

中島真央, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 108 ( 224 ) 55 - 59 2008年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

次世代の大容量メモリとして期待されているホログラムメモリをプログラマブルデバイスに組み合わた光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイでは仮想的に既存のVLSIを超える大規模ゲート数のVLSIが実現できると期待されている.しかし,光再構成型ゲートアレイにおいても瞬間的な処理速度はVLSIの実ゲート規模に依存する.そこで回路情報を受けとるフォトダイオードをメモリとしても使用することによってゲートアレイVLSIそのものの大規模化を可能にするダイナミック光再構成型ゲートアレイの研究が行われている.本稿ではダイナミック光再構成型ゲートアレイにおいて現在最大規模であるチップを使用し,高速再構成試験を行った結果について報告する.

大規模ゲート光再構成型ゲートアレイの保持時間の測定

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 108 ( 220 ) 51 - 55 2008年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスではホログラムメモリを使用して動的再構成を行う事により,仮想的に大規模ゲートが実現できる.我々は,回路情報を読み取るフォトダイオードをメモリとしても使用するダイナミックアーキテクチュアを使用することで,1万ゲートを超える世界大規模の光再構成型ゲートアレイチップを開発した.本稿では,レーザースイッチングによる最適照射を行った際の,1万ゲート光再構成型ゲートアレイVLSIチップの保持時間の評価結果について報告する.

大規模ダイナミック光再構成型ゲートアレイVLSIの評価

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. CPM, 電子部品・材料 108 ( 192 ) 27 - 31 2008年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスでは,動的再構成を行う事により仮想的に大規模なゲートアレイを実現し,回路資源の使用効率を極限にまで高めることができる.本稿では,現在,光再構成型ゲートアレイとして世界最大規模である1万ゲートのダイナミック光再構成型ゲートアレイVLSIチップの評価結果について報告する.

4コンテキストDORGAにおける高速再構成

中島真央, 渡邊実

電子情報通信学会技術研究報告. CPM, 電子部品・材料 108 ( 192 ) 21 - 26 2008年8月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,大容量のホログラムメモリとプログラマブルデバイスを組み合わせることによって仮想的に大規模回路を実現する光再構成型ゲートアレイの開発が行われている.その中でも回路情報を受光するフォトダイオードをメモリとしても使用することによりゲートアレイの高密度化を実現するダイナミック光再構成型ゲートアレイの研究が進められている.本稿では,液晶ホログラム上に複数のコンテキストを実装し,ダイナミック光再構成型ゲートアレイにおいて高速再構成試験を行った結果について示す.

銀塩ホログラムメモリを用いたマルチコンテキスト・ダイナミック光再構成型ゲートアレイ

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 108 ( 48 ) 61 - 64 2008年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスでは回路情報を記録するメモリとしてホログラムメモリを使用している.これまでは,液晶ホログラムを使用してマルチコンテキストの実装試験を進めてきたが,この度はさらに高密度記録を目指し,高い分解能を持つ銀塩系ホログラムメモリをダイナミック光再構成型ゲートアレイに導入した.本稿では複数のコンテキストを銀塩ホログラムメモリに記録し,ダイナミック光再構成型ゲートアレイで再構成を行った試験結果について報告する.そして,銀塩系ホログラムメモリがダイナミック光再構成型ゲートアレイに有効であることを示す.

4コンテキスト光再構成型ゲートアレイによる高速再構成

中島真央, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 108 ( 48 ) 65 - 69 2008年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,再構成デバイスにおいてホログラムメモリに多数のコンテキスト保持し,光転送による高速再構成が可能な光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイの再構成時間はマイクロ秒オーダーと十分に高速とは言えず,また,再構成処理の間ゲートアレイが使用できない問題があった.そこで我々は,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラム上に4つのコンテキストを実装し,差分光再構成型ゲートアレイにおいて高速動的再構成試験を行った結果について報告する.

光再構成型ゲートアレイのホログラムメモリに対する不良耐性解析

篠原功次, 渡邊実

情報処理学会研究報告システムLSI設計技術（SLDM） 2008 ( 2 ) 131 - 135 2008年1月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

近年，高速な情報処理を可能とする光再構成型ゲートアレイが開発されている．この光再構成ゲートアレイはレーザアレイ，ホログラムメモリ，光書き込みゲートアレイVLSIから構成され，ホログラムメモリ内に多数のコンテキスト情報を蓄えることが可能で，また高速な再構成が可能である．また別の特徴として，光再構成型ゲートアレイでは光による完全並列なプログラミングが可能なことからゲートアレイの不良・故障部位を回避して使用することが可能である．しかし，この回避はホログラムメモリから正しい回避情報が書き込まれることが前提であり，ホログラムメモリそのものには高い不良耐性が必要となる。本稿では，そのホログラムメモリにインパスルノイズ，ガウスノイズを印加し，光再構成に与える影響について報告する．Recently, optically reconfigurable gate arrays (ORGAs) that enable high information processing speed are being developed. Such optically reconfigurable gate arrays consist of a laser diode array, a holographic memory, and a gate array VLSI, allowing fast reconfigurations and numerous reconfiguration contexts. Since an ORGA-VLSI can be programmed optically and in perfectly parallel, even if its gate array includes defect portions, the gate array can be used by avoiding such defect portions and by programming the same circuit to the other area. However, it is required that a holographic memory to support such programming must be dependable. So, this paper clarifies noise tolerance properties of holographic configurations.

その他リンク： http://id.nii.ac.jp/1001/00026858/

ダイナミック光再構成型ゲートアレイの高速再構成試験

中島真央, 渡邊実

情報処理学会研究報告システムLSI設計技術（SLDM） 2008 ( 2 ) 127 - 130 2008年1月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

近年，高速な再構成と大容量のコンテキストの実現を目指して，ホログラムメモリを使用した光再構成型ゲートアレイが開発されている．その中で，我々は光再構成型ゲートアレイのVLSI内部から回路情報を保持するための静的メモリを除き，代わりにコンテキスト情報を読み取るフォトダイオードをメモリとしても使用するダイナミック光再構成型ゲートアレイの開発を行っている．本稿では，このダイナミック光再構成型ゲートアレイの高速再構成の性能評価を行った試験結果について報告する．Recently, in order to realize fast reconfigurations and numerous reconfiguration contexts, Optically Reconfigurable Gate Array (ORGAs) has been developed. Also, we have proposed a dynamic optically reconfigurable gate array (DORGA) architecture that perfectly removes a static configuration memory to store a single configuration context and uses photodiodes as a configuration memory. So, this paper presents experimental results estimating a fast reconfiguration capability of the DORGA architecture.

その他リンク： http://id.nii.ac.jp/1001/00026857/

ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析

瀬戸大作, 渡邊実

情報処理学会研究報告システムLSI設計技術（SLDM） 2008 ( 2 ) 121 - 125 2008年1月

記述言語：日本語出版者・発行元：一般社団法人情報処理学会

近年，高速再構成可能なデバイスの研究開発が活発化している．我々はそのような中で光を使い2次元的に高速再構成が可能な光再構成型ゲートアレイについて研究を進めている．その光再構成型ゲートアレイにおいて，我々は回路情報を読み取るフォトダイオードを回路情報を保持するメモリとしても使用することによって，大規模なゲート数を実現するダイナミック光再構成アーキテクチュアを提案している．しかし，このアーキテクチュアではある回路の動的再構成処理の回折光が他の動作中の回路の保持時間に悪影響を与えることが懸念されていた．そこで，動作中の回路の近傍で動的再構成を行い，その動作中の回路が受ける影響について調査した．本稿ではこの試験結果を示し、連続再構成下においてもダイナミック光再構成アーキテクチュアが有効であることを示す．Recently, various fast reconfigurable devices have been developed. We have been developing a type of such fast reconfigurable devices, Optically Reconfigurable Gate Arrays (ORGAs) that can be reconfigured with optical components in a perfectly parallel. In such ORGAs, we have proposed a dynamic optically reconfigurable gate array (DORGA) architecture that uses photodiode as dynamic memory to store a configuration context, achieving large gates. However, it was concerned that when a certain circuit is programmed to a gate array and works on it, and the other configuration is applied into the different gate array area, the configuration of the other area may affect the working circuit and may reduce the retention time of the working circuit. So, the influence was investigated. This paper shows experimental results demonstrating that the DORGA architecture is effective under dynamic reconfigurations.

その他リンク： http://id.nii.ac.jp/1001/00026856/

光再構成型ゲートアレイのホログラムメモリに対する不良耐性解析

篠原功次, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 415 ) 53 - 57 2008年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,高速な情報処理を可能とする光再構成型ゲートアレイが開発されている.この光再構成ゲートアレイはレーザアレイ,ホログラムメモリ,光書き込みゲートアレイVLSIから構成され,ホログラムメモリ内に多数のコンテキスト情報を蓄えることが可能で,また高速な再構成が可能である.また別の特徴として,光再構成型ゲートアレイでは光による完全並列なプログラミングが可能なことからゲートアレイの不良・故障部位を回避して使用することが可能である.しかし,この回避はホログラムメモリから正しい回避情報が書き込まれることが前提であり,ホログラムメモリそのものには高い不良耐性が必要となる.本稿では,そのホログラムメモリにインパスルノイズ,ガウスノイズを印加し,光再構成に与える影響について報告する.

ダイナミック光再構成型ゲートアレイの高速再構成試験

中島真央, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 415 ) 49 - 52 2008年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,高速な再構成と大容量のコンテキストの実現を目指して,ホロゲラムメモリを使用した光再構成型ゲートアレイが開発されている.その中で,我々は光再構成型ゲートアレイのVLSI内部から回路情報を保持するための静的メモリを除き,代わりにコンテキスト情報を読み取るフォトダイオードをメモリとしても使用するダイナミック光再構成型ゲートアレイの開発を行っている.本稿では,このダイナミック光再構成型ゲートアレイの高速再構成の性能評価を行った試験結果について報告する.

ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 415 ) 43 - 47 2008年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,高速再構成可能なデバイスの研究開発が活発化している.我々はそのような中で光を使い2次元的に高速再構成が可能な光再構成型ゲートアレイについて研究を進めている.その光再構成型ゲートアレイにおいて,我々は回路情報を読み取るフォトダイオードを回路情報を保持するメモリとしても使用することによって,大規模なゲート数を実現するダイナミック光再構成アーキテクチュアを提案している.しかし,このアーキテクチュアではある回路の動的再構成処理の回折光が他の動作中の回路の保持時間に悪影響を与えることが懸念されていた.そこで,動作中の回路の近傍で動的再構成を行い、その動作中の回路が受ける影響について調査した。本稿ではこの試験結果を示し、連続再構成下においてもダイナミック光再構成アーキテクチュアが有効であることを示す.

動的再構成のための配置配線の一手法

日高亮, 小林史典, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 107 ( 341 ) 13 - 17 2007年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,動的再構成デバイスが実用的に使われ始めているが,時間とともに回路が変化するので,その上に構成する回路の配置配線に,従来の手法は使えない.そこで1つの試みとして,プロセスの微細化に伴う配線遅延の問題を重視してToronto大学のV.Betzらが開発したFPGA用配置配線ツールを,動的再構成向けにカスタマイズすることを行った.

マルチコンテキスト光再構成ゲートアレイによる高速動的再構成

中島真央, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 296 ) 7 - 12 2007年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,光メモリ内に複数のコンテキストを保持し,光による並列的な再構成が可能な光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイの再構成はマイクロ秒オーダーと十分に高速とは言えず,また,再構成処理の間ゲートアレイが使用できない問題があった.そこで我々は,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラム上に複数のコンテキストを実装し,差分光再構成型ゲートアレイにおいて高速動的再構成試験を行った結果について報告する.

コンテキスト重ね合わせによる高速光再構成

山口直樹, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 296 ) 13 - 16 2007年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,光によって高速に再構成が可能な光再構成型ゲートアレイが開発されている.我々は光メモリとして液晶ホログラムを用いた光再構成型ゲートアレイを開発しており,これまでに4コンテキストの実装にまで成功している.このような研究の中で,我々はレーザのパワーを上げることなくコンテキストの重ね合わせによって光再構成を高速化する手法を提案している.本稿では,4つまでのコンテキストを重ね合わせ,再構成を高速化した試験結果について報告する.

照射時間を一定としたダイナミック光再構成型ゲートアレイの保持時間の解析

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. VLD, VLSI設計技術 107 ( 296 ) 1 - 6 2007年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.現在,我々はコンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.このアーキテクチュアでは,実装する回路によってレーザーの最適な照射時間が異なるが,一般的に,それらを一定とすることが多い.しかし,この最適化を行わない事による回路の保持時間への影響が懸念されきた.本稿では,レーザー照射時間を一定にした状態でも,本アーキテクチュアが有効である事を,再構成時間の異なる2種類の回路を実装し,それらの再構成時間と保持時間を明らかにすることで示す.

ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定

瀬戸大作, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 107 ( 225 ) 29 - 33 2007年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,高速再構成可能な様々なデバイスが開発されているが,我々は光を使い2次元的に高速再構成可能な光再構成型ゲートアレイについて研究を進めている.これまでの光再構成ゲートアレイでは,回路情報を保持する為に静的なメモリをVLSI内部に実装していたが,この静的なメモリが光再構成型ゲートアレイVLSIの高集積化を阻んでいた.そこで,我々は,コンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,再構成に使用する静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.本稿では,このアーキテクチュアがホログラムメモリと組み合わされた状態でも有効な事を,実装回路の再構成時間と保持時間を明らかにすることで示す.

ODRGA-VLSIのゲートアレイ動作時における高速再構成

中島真央, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 107 ( 225 ) 23 - 27 2007年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,高速な再構成を目的として,ホログラムメモリを用いた光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイでは受光部とゲートアレイ間にシリアル転送が用いられており,再構成時間が16μsに制限され,かつ,再構成処理の間,ゲートアレイが使用できない問題があった.そこで,我々は,シリアル転送を用いない,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラムを用いた差分光再構成型ゲートアレイの62.5nsでの連続再構成試験の結果を示す.

マルチコンテキスト光再構成ゲートアレイ

山口直樹, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 107 ( 225 ) 19 - 22 2007年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,光によって高速な再構成が可能な光再構成型ゲートアレイが開発されている.我々は,光メモリとして液晶ホログラムを用いた光再構成型ゲートアレイを開発している.しかし,これまでの液晶ホログラムには1つのコンテキストしか実装できていなかった.本稿では,液晶上に複数のコンテキストを実装し,再構成試験を行った試験結果について報告する.

　前のページ - 次のページ　

1
2
3
4
5
6
7