研究者詳細 - 渡邊　実

MISC - 渡邊　実

分割表示 135 件中 41 - 60 件目／全件表示 >>

光再構成型ビジョンチップによる16階調グレーレベル画像認識

上窪勇貴, 渡邊実, 川人祥二

電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report 112 ( 246 ) 19 - 23 2012年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,ロボットや自動車などさまざまな分野で自律制御機能が求められており,リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている.しかし,実際にはプロセッサとメモリ間の転送速度に問題があり,既存の集積回路においてリアルタイムな画像認識処理は難しい.そこで,この問題を解決するために我々は,動的光再構成型ビジョンチップアーキテクチャを開発している.この度,この動的光再構成型ビジョンチップアーキテクチャを用いて16階調のグレイレベルの画像の認識を行った.本論文ではこの試験結果について報告する.

モノ・インストラクション・セット・コンピュータ (MISC) の消費電力解析

伊藤宏幸, 渡邊実

電子情報通信学会技術研究報告. ICD, 集積回路 112 ( 247 ) 35 - 38 2012年10月

再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法 (リコンフィギャラブルシステム)

余座貴志, 渡邊実

電子情報通信学会技術研究報告 : 信学技報 112 ( 203 ) 67 - 71 2012年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

宇宙開発の活発化に伴い,宇宙空間での使用に耐える組み込みデバイスの研究開発が強く求められている.宇宙空間では,地上での使用環境とは異なり,遠隔地でのデバイスの修正や仕様変更といったプログラマビリティが必要とされる.さらに,宇宙空間では,デバイスが高エネルギーの宇宙放射線に常に晒されてしまう.したがって,そのような劣悪な環境下にも耐えうる信頼性と,柔軟なプログラマビリティを兼ね備えたデバイスが必要とされている.そこで,我々はそのような仕様を満たす次世代の動的再構成デバイスである「光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)」の研究開発を進めている.これまでに我々は,個別に回路の再構成時間を最適化する再構成速度調整手法を光再構成型ゲートアレイに適用し,その有効性を実証してきた.一方,光再構成型ゲートアレイでは,同じコンテキストを複数重ね合わせることで,回路の再構成処理を高速化することができる.本稿では,そのコンテキストの重ね合わせ手法と再構成速度調整手法を併用できることを実証する.

高速動的再構成型ビジョンチップアーキテクチャによるアナログ画像検出 (リコンフィギャラブルシステム)

上窪勇貴, 渡邊実, 川人祥二

電子情報通信学会技術研究報告 : 信学技報 112 ( 203 ) 85 - 88 2012年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,ロボットや自動車など,さまざまな分野で自律制御機能が求められており,リアルタイムに画像認識ができる組み込みシステムの開発が急務になっている.しかし,既存の組み込みシステムでは,プロセッサとメモリ間の転送速度に問題があり,高速な画像認識処理が難しい.この問題を解決するために,我々は動的光再構成型ビジョンチップアーキテクチャを提案している.これまでに動的光再構成型ビジョンチップアーキテクチャを用いてバイナリー画像の認識が可能であることを実証してきた.本稿では,動的光再構成型ビジョンチップアーキテクチャ上での4階調のグレイレベル画像認識の試験結果について報告する.

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇烈, 渡邊実

電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report 111 ( 462 ) 43 - 47 2012年2月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

今我々は,高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている.本稿では明点ビット数の最小化により再構成の高速化が可能な新しいVLSIチップと,その効果について報告する

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇烈, 渡邊実

研究報告システムLSI設計技術（SLDM） 2012 ( 8 ) 1 - 5 2012年2月

記述言語：日本語

今我々は，高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている．本稿では明点ビット数の最小化により再構成の高速化が可能な新しい VLSI チップと，その効果について報告するUp to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip.

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇烈, 渡邊実

研究報告組込みシステム（EMB） 2012 ( 8 ) 1 - 5 2012年2月

記述言語：日本語

今我々は，高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている．本稿では明点ビット数の最小化により再構成の高速化が可能な新しい VLSI チップと，その効果について報告するUp to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip.

再構成速度調整アナログビットを含む光再構成型ゲートアレイのレーザアレイ故障からの復旧試験 (リコンフィギャラブルシステム)

余座貴志, 渡邊実

電子情報通信学会技術研究報告 : 信学技報 111 ( 399 ) 157 - 161 2012年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,宇宙機器への応用を目的とした組み込みデバイスの研究開発が活発化してきている.宇宙空間での任務を担う宇宙向けのデバイスには,遠隔地からの回路修正や仕様変更といった柔軟性が求められる.また,デバイスが宇宙放射線に常に晒されてしまう条件下での高い信頼性も望まれる.そこで,我々はこれらの要望を満たす次世代の動的再構成デバイス「光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)」の研究開発に取り組んでいる.これまでに我々は速度調整ビットを追加することで,回路の再構成時間を個別に最適化する再構成速度調整手法を実証してきた.この手法では速度調整ビットの精密な輝度値調整が必要であり,宇宙空間での運用上必須となるレーザの常時点灯故障からの復旧手法が適用できるかどうかが懸念されてきた.そこで,本稿では再構成速度調整手法がそのような条件下でも有効に機能することを実証する.

0.18μmプロセス光再構成型ゲートアレイVLSI (リコンフィギャラブルシステム)

渡邊貴弘, 渡邊実

電子情報通信学会技術研究報告 : 信学技報 111 ( 399 ) 153 - 156 2012年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我々は細粒度の高速動的再構成デバイスとして、コンテキスト情報を光を用いて転送する光再構成型ゲートアレイの研究開発をしている.光再構成型ゲートアレイは高速な再構成と大量のコンテキストの保持を両立できる利点がある.これにより,光再構成型ゲートアレイは動的再構成を行うことで仮想的に大規模なゲートアレイを実現することができる.本稿では,新たに設計,試作した0.18μmプロセス光再構成型ゲートアレイVLSIを報告し,既存の0.35μmプロセス光再構成型ゲートアレイVLSIと比較・評価する.

ダイナミック光再構成型ゲートアレイのレーザアレイ故障からの復旧試験 (回路とシステム)

余座貴志, 渡邊実

電子情報通信学会技術研究報告 : 信学技報 111 ( 377 ) 109 - 114 2012年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,宇宙開発が進む中で宇宙ロケットや人工衛星,宇宙ステーション向けの組み込みデバイスの研究開発が活発化してきている.宇宙向けのデバイスは一般に長期間に渡り使用されることから,宇宙放射線に対する高い耐性と,遠隔地からの回路修正や仕様変更が可能であることが求められる.そこで,我々はこれらの要望を満たす次世代のデバイス、光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)の研究開発に取り組んでいる.しかし,光再構成型ゲートアレイにはレーザの常時点灯故障という致命的な故障モードが存在する.我々はその問題を解決するレーザアレイ故障の復旧手法を提案し,スタティック光再構成型ゲートアレイにおいてその手法が有効であることを実証してきた.しかし,高密度実装が可能なダイナミック光再構成型ゲートアレイに対する本手法の実証は行っていなかった.そこで,本稿ではレーザアレイ故障の復旧手法がダイナミック光再構成型ゲートアレイに対しても有効であることを示す.

0.18μmプロセス光再構成型ゲートアレイVLSI

渡邊貴弘, 渡邊実

研究報告システムLSI設計技術（SLDM） 2012 ( 30 ) 1 - 4 2012年1月

記述言語：日本語

我々は細粒度の高速動的再構成デバイスとして、コンテキスト情報を光を用いて転送する光再構成型ゲートアレイの研究開発をしている．光再構成型ゲートアレイは高速な再構成と大量のコンテキストの保持を両立できる利点がある．これにより，光再構成型ゲートアレイは動的再構成を行うことで仮想的に大規模なゲートアレイを実現することができる．本稿では，新たに設計，試作した 0.18μm プロセス光再構成型ゲートアレイ VLSI を報告し，既存の 0.35μm プロセス光再構成型ゲートアレイ VLSI と比較・評価する．We have been developing a type of fast reconfigurable devices, Optically Reconfigurable Gate Arrays (ORGAs) that can be reconfigured with optical components in a peifectly parallel. The ORGA can be optically reconfigured in a very short time along with a lot of reconfiguration contexts. Therefore, this device can virtually implement large gates onto a programmable gate array with a dynamic reconfiguration. This papar presents a new 0.18 μm process ORGA-VLSI and comparison results of the new 0.18 μm process ORGA-VLSI with a conventional 0.35 process ORGA-VLSI.

光再構成ゲートアレイの再構成速度調整手法

余座貴志, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 111 ( 323 ) 13 - 17 2011年11月

レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ

上窪勇貴, 渡邊実, 川人祥二

電子情報通信学会技術研究報告. ICD, 集積回路 111 ( 258 ) 83 - 87 2011年10月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,ロボットや自動車などに自律制御機能が要求されており,リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている.しかし,既存の組み込みシステムはイメージセンサ,プロセッサチップ,メモリチップから構成されることが多く,1000フレーム/秒以上のリアルタイムな画像認識処理を実現する場合,プロセッサーメモリ間の情報転送スピードとプロセッサの処理スピードに問題があった.近年では分散処理を目指しビジョンチップも開発されてきたが,多機能なプロセッサや大容量のメモリをコンパクトに実装することが難しく,画像認識まで行えるビジョンチップは未だ開発されていない.そこで我々は細粒度のプログラマブルゲートアレイをベースに高速動的光再構成型ビジョンチップの開発を進めている.本稿ではレンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャの試験結果について報告する.

レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ

上窪勇貴, 渡邊実, 川人祥二

研究報告システムLSI設計技術（SLDM） 2011 ( 15 ) 1 - 5 2011年10月

記述言語：日本語

近年，ロボットや自動車などに自律制御機能が要求されており，リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている．しかし，既存の組み込みシステムはイメージセンサ，プロセッサチップ，メモリチップから構成されることが多く，1000 フレーム/秒以上のリアルタイムな画像認識処理を実現する場合，プロセッサメモリ間の情報転送スピードとプロセッサの処理スピードに問題があった．近年では分散処理を目指しビジョンチップも開発されてきたが，多機能なプロセッサや大容量のメモリをコンパクトに実装することが難しく，画像認識まで行えるビジョンチップは未だ開発されていない．そこで我々は細粒度のプログラマブルゲートアレイをベースに高速動的光再構成型ビジョンチップの開発を進めている．本稿ではレンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャの試験結果について報告する．In recent years, development of a high-speed image processing system is required for autonomous robots, cars, and so on. Since such embedded system must execute image processing operations at 1000 frames/s, there are issues in transferring image information between a processor chip and a memory chip and in processing it. Up to now, some vision chips including processing elements have been developed. However, such vision chip can execute only simple image operations and its performance is insufficient. Therefore, we have been developing a dynamically reconfigurable vision-chip architecture. This paper presents the experimental results of a dynamically reconfigurable vision-chip architecture using a lens array.

位相ホログラムを用いた光再構成型ゲートアレイ

渡邊貴弘, 渡邊実

電子情報通信学会技術研究報告. OPE, 光エレクトロニクス 111 ( 37 ) 1 - 5 2011年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

宇宙開発の重要性がますます高まる中で,任意の回路が実装できるFPGA(Field-programmable gate array)の宇宙応用が期待されている.特に再プログラム可能なFPGAは遠隔地に存在するシステムの仕様変更が容易であることから,人工衛星や探査機への応用が期待されている.しかし,再プログラム可能なFPGAは宇宙放射線の影響で回路情報が破壊される危険性がつきまとう.そこで我々は,レーザーアレイ,ホログラムメモリ,ゲートアレイVLSIを組み合わせた,高い故障耐性と高い処理能力を持つ光再構成型ゲートアレイを開発している.従来の光再構成型ゲートアレイは,光の利用効率が悪い振幅変調型ホログラムをホログラムメモリに用いていた.本稿では,ホログラムメモリにより効率の良い位相変調型ホログラムを導入した光再構成型ゲートアレイの試作結果について報告する.

256コンテキストMEMS光再構成型ゲートアレイ

山地勇一郎, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 111 ( 31 ) 121 - 125 2011年5月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我々はホログラムメモリとゲートアレイVLSIを組み合わせ,ナノ秒オーダーの高速動的再構成が可能な光再構成型ゲートアレイの研究を進めている.その研究の中で,我々は電気的に書き換えが可能なMEMSデバイスをホログラムメモリとして用いたMEMS光再構成型ゲートアレイを提案している.本稿では,そのMEMS光再構成型ゲートアレイ上に世界最大規模となる256コンテキストを実装した試験結果について報告する.

MEMSダイナミック光再構成型ゲートアレイにおけるMEMS組立精度

森田裕宣, 渡邊実

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 110 ( 361 ) 151 - 156 2011年1月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,トランジスタの微細化による集積回路の性能の向上が鈍化しつつあることから,ゲートアレイの利用効率を高めて性能向上を図る動的再構成デバイスが注目されている.そのような中で,我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.この光再構成型ゲートアレイではホログラムメモリから高速に,かつ動的に回路情報を読み出すことができ,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.結果,仮想的に大規模なゲートが実現できる.そのような研究の中で,我々はホログラムの遠隔書き換えを可能にするMEMS光再構成型ゲートアレイの開発を進めている.本稿では,このMEMS光再構成型ゲートアレイのMEMS部の組み立て許容誤差を明らかにする.

ダイナミック光再構成型ゲートアレイの動的部分再構成の性能評価

グンジャラムアマルジャルガル, 渡邊実

電子情報通信学会技術研究報告. ICD, 集積回路 110 ( 315 ) 55 - 60 2010年11月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中でVLSIの高密度化を実現するダイナミック光再構成型ゲートアレイを提案してきた.このダイナミック光再構成アーキテクチュアではフォトダイオードを再構成用メモリとしても使用することから,動的再構成を繰り返すと回路の保持時間に影響を及ぼす.そこで,この度,そのダイナミック光再構成型ゲートアレイに対して,動的部分再構成試験を実施し,その影響について試験的に調査した.本稿ではその結果について報告する.

光再構成型ゲートアレイの応用

渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 110 ( 204 ) 67 - 71 2010年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

我々は現在,高速動的再構成を指向したデバイス,光再構成型ゲートアレイの研究を進めている.光再構成型ゲートアレイはホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光電子デバイスである.本稿では,その光再構成デバイスをべースとしたSISC(MISC)プロセッサ構想,宇宙組み込みシステム応用の研究の経過について報告する.

光再構成型ゲートアレイにおけるMEMSアドレッシング技術

森田裕宣, 渡邊実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report 110 ( 204 ) 73 - 77 2010年9月

記述言語：日本語出版者・発行元：一般社団法人電子情報通信学会

近年,集積回路の単位時間あたりの情報処理量が急増する一方で,トランジスタの微細化による性能の向上が鈍化しつつあることから,ゲートアレイの利用効率を高めて性能向上を図る動的再構成デバイスが注目されている.そのような中で,我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.この光再構成型ゲートアレイには,仮想的に大規模なゲート規模を実現することができ,高速な再構成が可能という利点がある.本デバイスではホログラムメモリから回路情報を動的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.しかし,この光再構成型ゲートアレイではホログラムメモリ中のコンテキストを読み出すために1つのレーザが必要になることから多数のレーザの実装が必要であった.そこで,我々はMEMSの一種であるディジタルマイクロミラーデバイス(DMD:Digital Micromirror Device)を組み合わせ,1つのレーザで複数のコンテキストを選択できるアドレッシング手法を開発した.本稿では,その試作結果について報告する.

　前のページ - 次のページ　

1
2
3
4
5
6
7