MISC - 渡邊　実

FPGAに対するクロック専用配線を用いないクロック分配手法

小倉歩武, 渡邊実, 渡邊誠也

電子情報通信学会技術研究報告(Web)   124 ( 329(VLD2024 76-102) )   2025年

　詳細を見る

J-GLOBAL

researchmap

ダイナミック光再構成型ゲートアレイVLSIの構成機能の放射線劣化

大橋聖司, 渡邊実, 渡邊誠也

電子情報通信学会技術研究報告(Web)   124 ( 329(VLD2024 76-102) )   2025年

　詳細を見る

J-GLOBAL

researchmap

耐放射線プログラマブルデバイス向けJTAG

永峰直樹, 渡邊 実, 渡邊誠也

第68回宇宙科学技術連合講演会   2024年11月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

耐放射線光再構成型ゲートアレイのバッテリー駆動に向けた性能評価

島村侑希, 渡邊 実, 渡邊誠也

第68回宇宙科学技術連合講演会   2024年11月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

リペアラブル耐放射線FPGAへの回路実装

細谷亮太, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2024年8月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成型ゲートアレイVLSIにおけるスイッチングマトリクスを利用したクロック分配法

小倉歩武, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2024年8月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

脈流電圧で動作可能な光再構成型ゲートアレイ

辻野 将, 渡邊 実, 渡邊誠也

情報フォトニクス研究討論会   2024年7月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成型ゲートアレイの三重構成回路の実証

米地巨豊, 渡邊 実, 渡邊誠也

情報処理学会 第86回全国大会   1A-03 - 1A-03   2024年3月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

FPGAに実装する耐放射性AI

DING HAITAO, 渡邊 実, 渡邊 誠也

第９回次世代次世代イニシアティブ廃炉技術カンファレンス   2024年3月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

異なるレーザ波長を用いたレーザ干渉露光光学系の構築による液晶・高分子複合体材料へのホログラフィックメモリ作製

荻原 昭文, 渡邊 実

応用物理学会春季学術講演会   2024年3月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成アーキテクチャを用いたウエハースケールVLSIの実現性

高田睦士, 渡邊 実, 渡邊 誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年11月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

液晶ホログラフィックメモリを持つ耐放射線光再構成型ゲートアレイへの並列構成試験

後藤彩絵, 渡邊 実, 荻原昭文, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年11月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価

今井颯真, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年11月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成型ゲートアレイVLSIのγ線による放射線劣化特性の評価

山田 果歩, 渡邊 実, 渡邊 誠也

第67回宇宙科学技術連合講演会   2023年10月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成型ゲートアレイの放射線試験向けモニタリングシステム

関岡空己, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年9月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

水晶発振器を用いない光再構成型ゲートアレイへの順序回路の実装

高月信太朗, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年9月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

光再構成型ゲートアレイの低電圧動作評価

島村侑希, 渡邊 実, 渡邊誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2023年6月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

マルチコンテキストスクラビングによる順序回路実装

安藤 駆, 渡邊 実, 渡邊誠也

情報処理学会第85回全国大会   2023年3月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

液晶・高分子材料への波長多重記録によるホログラフィックメモリの作成

荻原昭文, 渡邊 実

第70回応用物理学会春季学術講演会   03-172   2023年3月

　詳細を見る

担当区分：最終著者,　責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

脈流電源を用いた光再構成型ゲートアレイ

辻野 将, 渡邊 実, 渡邊誠也

情報処理学会第85回全国大会   2023年3月

　詳細を見る

担当区分：責任著者   掲載種別：研究発表ペーパー・要旨（全国大会，その他学術会議）  

researchmap

耐放射線イメージセンサのトータルドーズ耐性

第66回宇宙科学技術連合講演会   2022年11月

　詳細を見る

担当区分：責任著者  

researchmap

宇宙機器向けマルチコンテキストスクラビング

安藤 駆, 渡邊 実, 渡邊 誠也

第66回宇宙科学技術連合講演会   2022年11月

　詳細を見る

担当区分：責任著者  

researchmap

パネルタイトル「FPGAデザインコンテスト」，パネルディスカッション 「自律型モビリティシステムとドメイン特化型ハードウェアやFPGA技術の未来」 招待

渡邊 実

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2022年9月

　詳細を見る

担当区分：筆頭著者,　最終著者,　責任著者  

researchmap

光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験

山田 果歩, 岡崎 武志, 渡邊 実, 渡邊 誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2022年6月

　詳細を見る

担当区分：責任著者  

researchmap

完全並列構成が可能な光再構成型ゲートアレイVLSI

後藤 彩絵,渡邊 実,渡邊 誠也

電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）   2022年6月

　詳細を見る

担当区分：責任著者  

researchmap

FSLによる3値化CNNのFPGA実装

尾崎 洸人, 渡邊 誠也, 名古屋 彰, 渡邊 実

パルテノン研究会   2021年12月

　詳細を見る

担当区分：責任著者  

researchmap

VTRを使用したMono Instruction Set Computerの性能解析 (リコンフィギャラブルシステム)

榛葉 大樹, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   117 ( 221 )   43 - 46   2017年9月

　詳細を見る

担当区分：最終著者,　責任著者   記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

光再構成型ゲートアレイのホログラムメモリ計算のハードウェアアクセラレーション (リコンフィギャラブルシステム)

藤森 卓巳, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   117 ( 221 )   31 - 36   2017年9月

　詳細を見る

担当区分：最終著者,　責任著者   記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

マルチコンテキストを用いた高速光スクラビング (リコンフィギャラブルシステム)

藤森 卓巳, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   117 ( 46 )   105 - 109   2017年5月

　詳細を見る

記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

光再構成型ゲートアレイの光入力 (リコンフィギャラブルシステム)

榛葉 大樹, 古川 晋也, Shairah Abdul Halim Ili, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   116 ( 53 )   67 - 70   2016年5月

　詳細を見る

記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

光再構成型ゲートアレイの反転コンフィギュレーション手法のフォールトトレランス評価 (リコンフィギャラブルシステム)

榛葉 大樹, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   115 ( 343 )   5 - 8   2015年12月

　詳細を見る

記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

光再構成型ゲートアレイの高速スクラビング (リコンフィギャラブルシステム)

藤森 卓巳, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   115 ( 109 )   131 - 134   2015年6月

　詳細を見る

記述言語：日本語   出版者・発行元：電子情報通信学会  

CiNii Article

researchmap

光再構成型ゲートアレイのホログラムメモリ部の放射線耐性 (リコンフィギャラブルシステム)

森脇 烈, 伊藤 宏幸, 前川 輝, 渡邊 実, 荻原 昭文

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 ( 223 )   19 - 22   2014年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は現在,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光による高速動的再構成が可能な光再構成型ゲートアレイについて研究開発している.光再構成型ゲートアレイは放射線に対して高い耐性を有する.しかし,これまで光再構成型ゲートアレイの耐放射線エミュレーション試験を行ってきたが,実際に放射線を照射した試験は行っていなかった.この度,光再構成型ゲートアレイのホログラムメモリに対してガンマ線を照射し,構成試験を実施した.本稿では,この試験を通して,光再構成型ゲートアレイのホログラムメモリの放射線耐性を示す.

CiNii Article

CiNii Books

researchmap

並列処理指向・光再構成型ゲートアレイVLSI (リコンフィギャラブルシステム)

藤森 卓巳, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   114 ( 223 )   47 - 50   2014年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は高速な動的再構成を目的とした光再構成型ゲートアレイの研究開発を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,光再構成型ゲートアレイVLSIの3要素で構成されており,光によって完全並列に回路情報をダウンロードすることで,高速な再構成を実現することができる.また,大容量の3次元ホログラムメモリを用いることにより,大量のコンテキスト情報を保持することができる.我々は再構成デバイスのコンフィグレーションメモリを共有化し,より高密度化する並列処理指向のアーキテクチャも提案している.本稿では,並列処理指向のアーキテクチャを導入し,新たに設計した並列処理指向・光再構成型ゲートアレイVLSIについて報告する。

CiNii Article

CiNii Books

researchmap

差分光再構成型ゲートアレイの放射線耐性向上実装手法 (リコンフィギャラブルシステム)

瀬尾 真人, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 ( 325 )   83 - 86   2013年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,FPGA(Field Programmable Gate Array)は様々なシステムに幅広く使用されている.しかし,FPGAは放射線に脆弱であるという問題点があり,宇宙空間での利用が制限されてきた.そこで,我々は宇宙空間で使用できるデバイスとして光再構成型ゲートアレイを研究開発している.光再構成型ゲートアレイは光学技術を導入することで,FPGAと比較し,構成,再構成において高い放射線耐性を実現している.本稿では,光再構成型ゲートアレイの回路実装手法に差分再構成手法を用いることで,さらに放射線耐性を高めることができることを示す.

CiNii Article

CiNii Books

researchmap

負論理回路実装を活用した光再構成型ゲートアレイの放射線耐性の向上手法

森脇 烈, 渡邊 実, 荻原 昭文

宇宙科学技術連合講演会講演集   57   5p   2013年10月

　詳細を見る

記述言語：日本語   出版者・発行元：日本航空宇宙学会  

CiNii Article

researchmap

光再構成型ゲートアレイへの可変サイズスポット構成手法 (リコンフィギャラブルシステム)

赤木 昂太, 渡邊 実

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 ( 221 )   109 - 112   2013年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて,高速な動的再構成が可能な光再構成型ゲートアレイの研究開発を進めている.光再構灰型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの三層構造からなる.2次元の光バス用いコンテキスト情報を並列転送することで,高速な再構成が実現できる.また,回路情報をホログラムメモリに記録することで,大容量の回路情報を保持することが可能である.よって,動的再構成を行うことで,光再構成型ゲートアレイでは,仮想的に大規模なゲートアレイが実現できる.本稿では,このような光再構成型ゲートアレイのさらなる高密度化を目指し,回折限界を超える分解能での書き込みを可能にする可変サイズスポット構成手法を提案し,試験結果を報告する.

CiNii Article

CiNii Books

researchmap

120℃環境下での光再構成試験 (リコンフィギャラブルシステム)

森脇 烈, 渡邊 実, 荻原 昭文

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   113 ( 52 )   37 - 40   2013年5月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

宇宙空間の組み込みシステムは,宇宙放射線が飛び交い,広範囲な温度という劣悪な環境に耐える必要がある.そのような状況下でも,正常に動作が可能な宇宙用プログラマブルデバイスとして,我々は,光再構成型ゲートアレイを研究開発している.この光再構成型ゲートアレイは光により高速動的再構成が可能で,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成される.ホログラムメモリには大量のコンテキスト情報を蓄えることができ,レーザアレイを用いて所望のコンテキスト情報を選択し,ゲートアレイにプログラムすることができる.しかし,これまでのホログラムメモリは,温度の上昇により,パターンの形状,サイズが変化したり,回折効率が低下するという問題点があった.そこで,我々は集積回路と同程度の120℃に耐えられるホログラムメモリを開発した.本稿では,そのホログラムメモリを用いて,120℃環境下においても問題なく光再構成が可能であることを示す.

CiNii Article

CiNii Books

researchmap

D-18-3 2コンテキストMEMS光再構成型ゲートアレイ(D-18.リコンフィギャラブルシステム)

山地 勇一郎, 渡邊 実

電子情報通信学会総合大会講演論文集   2013 ( 1 )   197 - 197   2013年3月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

CiNii Article

CiNii Books

researchmap

0.18μm CMOSプロセスダイナミック光再構成型ゲートアレイVLSI

窪田 貴之, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   112 ( 325 )   23 - 27   2012年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は高速な動的再構成を目的とした光再構成型ゲートアレイの研究開発を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3層構造で,2次元の光バスを用いてコンテキスト情報を並列転送し,高速な再構成を実現することができる.また,大容量の3次元ホログラムメモリを用いることにより,大量のコンテキスト情報を保持することができる.よって,光再構成型ゲートアレイでは動的再構成を行うことにより,仮想的に大規模なゲートアレイを実現することができる.本稿では,新たに試作した0.18μm CMOSプロセス・ダイナミック光再構成型ゲートアレイVLSIの評価結果について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ビジョンチップによる16階調グレーレベル画像認識

上窪 勇貴, 渡邊 実, 川人 祥二

電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report   112 ( 246 )   19 - 23   2012年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,ロボットや自動車などさまざまな分野で自律制御機能が求められており,リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている.しかし,実際にはプロセッサとメモリ間の転送速度に問題があり,既存の集積回路においてリアルタイムな画像認識処理は難しい.そこで,この問題を解決するために我々は,動的光再構成型ビジョンチップアーキテクチャを開発している.この度,この動的光再構成型ビジョンチップアーキテクチャを用いて16階調のグレイレベルの画像の認識を行った.本論文ではこの試験結果について報告する.

CiNii Article

CiNii Books

researchmap

モノ・インストラクション・セット・コンピュータ (MISC) の消費電力解析

伊藤 宏幸, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   112 ( 247 )   35 - 38   2012年10月

　詳細を見る

記述言語：日本語  

CiNii Article

CiNii Books

researchmap

再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法 (リコンフィギャラブルシステム)

余座 貴志, 渡邊 実

電子情報通信学会技術研究報告 : 信学技報   112 ( 203 )   67 - 71   2012年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

宇宙開発の活発化に伴い,宇宙空間での使用に耐える組み込みデバイスの研究開発が強く求められている.宇宙空間では,地上での使用環境とは異なり,遠隔地でのデバイスの修正や仕様変更といったプログラマビリティが必要とされる.さらに,宇宙空間では,デバイスが高エネルギーの宇宙放射線に常に晒されてしまう.したがって,そのような劣悪な環境下にも耐えうる信頼性と,柔軟なプログラマビリティを兼ね備えたデバイスが必要とされている.そこで,我々はそのような仕様を満たす次世代の動的再構成デバイスである「光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)」の研究開発を進めている.これまでに我々は,個別に回路の再構成時間を最適化する再構成速度調整手法を光再構成型ゲートアレイに適用し,その有効性を実証してきた.一方,光再構成型ゲートアレイでは,同じコンテキストを複数重ね合わせることで,回路の再構成処理を高速化することができる.本稿では,そのコンテキストの重ね合わせ手法と再構成速度調整手法を併用できることを実証する.

CiNii Article

CiNii Books

researchmap

高速動的再構成型ビジョンチップアーキテクチャによるアナログ画像検出 (リコンフィギャラブルシステム)

上窪 勇貴, 渡邊 実, 川人 祥二

電子情報通信学会技術研究報告 : 信学技報   112 ( 203 )   85 - 88   2012年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,ロボットや自動車など,さまざまな分野で自律制御機能が求められており,リアルタイムに画像認識ができる組み込みシステムの開発が急務になっている.しかし,既存の組み込みシステムでは,プロセッサとメモリ間の転送速度に問題があり,高速な画像認識処理が難しい.この問題を解決するために,我々は動的光再構成型ビジョンチップアーキテクチャを提案している.これまでに動的光再構成型ビジョンチップアーキテクチャを用いてバイナリー画像の認識が可能であることを実証してきた.本稿では,動的光再構成型ビジョンチップアーキテクチャ上での4階調のグレイレベル画像認識の試験結果について報告する.

CiNii Article

CiNii Books

researchmap

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇 烈, 渡邊 実

電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report   111 ( 462 )   43 - 47   2012年2月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

今我々は,高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている.本稿では明点ビット数の最小化により再構成の高速化が可能な新しいVLSIチップと,その効果について報告する

CiNii Article

CiNii Books

researchmap

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇 烈, 渡邊 実

研究報告システムLSI設計技術（SLDM）   2012 ( 8 )   1 - 5   2012年2月

　詳細を見る

記述言語：日本語  

今我々は，高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている．本稿では明点ビット数の最小化により再構成の高速化が可能な新しい VLSI チップと，その効果について報告するUp to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip.

CiNii Article

CiNii Books

researchmap

負論理実装を可能とする新型光再構成型ゲートアレイVLSI

森脇 烈, 渡邊 実

研究報告組込みシステム（EMB）   2012 ( 8 )   1 - 5   2012年2月

　詳細を見る

記述言語：日本語  

今我々は，高速再構成と大規模な回路情報の記憶が可能な動的再構成デバイスである光再構成型ゲートアレイの開発を進めている．本稿では明点ビット数の最小化により再構成の高速化が可能な新しい VLSI チップと，その効果について報告するUp to now, as one of multi-context devices, an optically reconfigurable gate array (ORGA) has been developed to achieve high-speed reconfiguration and to provide numerous reconfiguration contexts. For an acceleration method by reducing the number of bright bits, we have developed a new ORGA VLSI-chip. This paper presents reconfiguration acceleration results on the new ORGA-VLSI chip.

CiNii Article

CiNii Books

researchmap

再構成速度調整アナログビットを含む光再構成型ゲートアレイのレーザアレイ故障からの復旧試験 (リコンフィギャラブルシステム)

余座 貴志, 渡邊 実

電子情報通信学会技術研究報告 : 信学技報   111 ( 399 )   157 - 161   2012年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,宇宙機器への応用を目的とした組み込みデバイスの研究開発が活発化してきている.宇宙空間での任務を担う宇宙向けのデバイスには,遠隔地からの回路修正や仕様変更といった柔軟性が求められる.また,デバイスが宇宙放射線に常に晒されてしまう条件下での高い信頼性も望まれる.そこで,我々はこれらの要望を満たす次世代の動的再構成デバイス「光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)」の研究開発に取り組んでいる.これまでに我々は速度調整ビットを追加することで,回路の再構成時間を個別に最適化する再構成速度調整手法を実証してきた.この手法では速度調整ビットの精密な輝度値調整が必要であり,宇宙空間での運用上必須となるレーザの常時点灯故障からの復旧手法が適用できるかどうかが懸念されてきた.そこで,本稿では再構成速度調整手法がそのような条件下でも有効に機能することを実証する.

CiNii Article

CiNii Books

researchmap

0.18μmプロセス光再構成型ゲートアレイVLSI (リコンフィギャラブルシステム)

渡邊 貴弘, 渡邊 実

電子情報通信学会技術研究報告 : 信学技報   111 ( 399 )   153 - 156   2012年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は細粒度の高速動的再構成デバイスとして、コンテキスト情報を光を用いて転送する光再構成型ゲートアレイの研究開発をしている.光再構成型ゲートアレイは高速な再構成と大量のコンテキストの保持を両立できる利点がある.これにより,光再構成型ゲートアレイは動的再構成を行うことで仮想的に大規模なゲートアレイを実現することができる.本稿では,新たに設計,試作した0.18μmプロセス光再構成型ゲートアレイVLSIを報告し,既存の0.35μmプロセス光再構成型ゲートアレイVLSIと比較・評価する.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成型ゲートアレイのレーザアレイ故障からの復旧試験 (回路とシステム)

余座 貴志, 渡邊 実

電子情報通信学会技術研究報告 : 信学技報   111 ( 377 )   109 - 114   2012年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,宇宙開発が進む中で宇宙ロケットや人工衛星,宇宙ステーション向けの組み込みデバイスの研究開発が活発化してきている.宇宙向けのデバイスは一般に長期間に渡り使用されることから,宇宙放射線に対する高い耐性と,遠隔地からの回路修正や仕様変更が可能であることが求められる.そこで,我々はこれらの要望を満たす次世代のデバイス、光再構成型ゲートアレイ(Optically Reconfigurable Gate Array:ORGA)の研究開発に取り組んでいる.しかし,光再構成型ゲートアレイにはレーザの常時点灯故障という致命的な故障モードが存在する.我々はその問題を解決するレーザアレイ故障の復旧手法を提案し,スタティック光再構成型ゲートアレイにおいてその手法が有効であることを実証してきた.しかし,高密度実装が可能なダイナミック光再構成型ゲートアレイに対する本手法の実証は行っていなかった.そこで,本稿ではレーザアレイ故障の復旧手法がダイナミック光再構成型ゲートアレイに対しても有効であることを示す.

CiNii Article

CiNii Books

researchmap

0.18μmプロセス光再構成型ゲートアレイVLSI

渡邊 貴弘, 渡邊 実

研究報告システムLSI設計技術（SLDM）   2012 ( 30 )   1 - 4   2012年1月

　詳細を見る

記述言語：日本語  

我々は細粒度の高速動的再構成デバイスとして、コンテキスト情報を光を用いて転送する光再構成型ゲートアレイの研究開発をしている．光再構成型ゲートアレイは高速な再構成と大量のコンテキストの保持を両立できる利点がある．これにより，光再構成型ゲートアレイは動的再構成を行うことで仮想的に大規模なゲートアレイを実現することができる．本稿では，新たに設計，試作した 0.18μm プロセス光再構成型ゲートアレイ VLSI を報告し，既存の 0.35μm プロセス光再構成型ゲートアレイ VLSI と比較・評価する．We have been developing a type of fast reconfigurable devices, Optically Reconfigurable Gate Arrays (ORGAs) that can be reconfigured with optical components in a peifectly parallel. The ORGA can be optically reconfigured in a very short time along with a lot of reconfiguration contexts. Therefore, this device can virtually implement large gates onto a programmable gate array with a dynamic reconfiguration. This papar presents a new 0.18 μm process ORGA-VLSI and comparison results of the new 0.18 μm process ORGA-VLSI with a conventional 0.35 process ORGA-VLSI.

CiNii Article

CiNii Books

researchmap

光再構成ゲートアレイの再構成速度調整手法

余座 貴志, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   111 ( 323 )   13 - 17   2011年11月

　詳細を見る

記述言語：日本語  

CiNii Article

CiNii Books

researchmap

レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ

上窪 勇貴, 渡邊 実, 川人 祥二

電子情報通信学会技術研究報告. ICD, 集積回路   111 ( 258 )   83 - 87   2011年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,ロボットや自動車などに自律制御機能が要求されており,リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている.しかし,既存の組み込みシステムはイメージセンサ,プロセッサチップ,メモリチップから構成されることが多く,1000フレーム/秒以上のリアルタイムな画像認識処理を実現する場合,プロセッサーメモリ間の情報転送スピードとプロセッサの処理スピードに問題があった.近年では分散処理を目指しビジョンチップも開発されてきたが,多機能なプロセッサや大容量のメモリをコンパクトに実装することが難しく,画像認識まで行えるビジョンチップは未だ開発されていない.そこで我々は細粒度のプログラマブルゲートアレイをベースに高速動的光再構成型ビジョンチップの開発を進めている.本稿ではレンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャの試験結果について報告する.

CiNii Article

CiNii Books

researchmap

レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ

上窪 勇貴, 渡邊 実, 川人 祥二

研究報告システムLSI設計技術（SLDM）   2011 ( 15 )   1 - 5   2011年10月

　詳細を見る

記述言語：日本語  

近年，ロボットや自動車などに自律制御機能が要求されており，リアルタイムに画像認識が可能な組み込みシステムの開発が急務になっている．しかし，既存の組み込みシステムはイメージセンサ，プロセッサチップ，メモリチップから構成されることが多く，1000 フレーム/秒以上のリアルタイムな画像認識処理を実現する場合，プロセッサメモリ間の情報転送スピードとプロセッサの処理スピードに問題があった．近年では分散処理を目指しビジョンチップも開発されてきたが，多機能なプロセッサや大容量のメモリをコンパクトに実装することが難しく，画像認識まで行えるビジョンチップは未だ開発されていない．そこで我々は細粒度のプログラマブルゲートアレイをベースに高速動的光再構成型ビジョンチップの開発を進めている．本稿ではレンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャの試験結果について報告する．In recent years, development of a high-speed image processing system is required for autonomous robots, cars, and so on. Since such embedded system must execute image processing operations at 1000 frames/s, there are issues in transferring image information between a processor chip and a memory chip and in processing it. Up to now, some vision chips including processing elements have been developed. However, such vision chip can execute only simple image operations and its performance is insufficient. Therefore, we have been developing a dynamically reconfigurable vision-chip architecture. This paper presents the experimental results of a dynamically reconfigurable vision-chip architecture using a lens array.

CiNii Article

CiNii Books

researchmap

位相ホログラムを用いた光再構成型ゲートアレイ

渡邊 貴弘, 渡邊 実

電子情報通信学会技術研究報告. OPE, 光エレクトロニクス   111 ( 37 )   1 - 5   2011年5月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

宇宙開発の重要性がますます高まる中で,任意の回路が実装できるFPGA(Field-programmable gate array)の宇宙応用が期待されている.特に再プログラム可能なFPGAは遠隔地に存在するシステムの仕様変更が容易であることから,人工衛星や探査機への応用が期待されている.しかし,再プログラム可能なFPGAは宇宙放射線の影響で回路情報が破壊される危険性がつきまとう.そこで我々は,レーザーアレイ,ホログラムメモリ,ゲートアレイVLSIを組み合わせた,高い故障耐性と高い処理能力を持つ光再構成型ゲートアレイを開発している.従来の光再構成型ゲートアレイは,光の利用効率が悪い振幅変調型ホログラムをホログラムメモリに用いていた.本稿では,ホログラムメモリにより効率の良い位相変調型ホログラムを導入した光再構成型ゲートアレイの試作結果について報告する.

CiNii Article

CiNii Books

researchmap

256コンテキストMEMS光再構成型ゲートアレイ

山地 勇一郎, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   111 ( 31 )   121 - 125   2011年5月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々はホログラムメモリとゲートアレイVLSIを組み合わせ,ナノ秒オーダーの高速動的再構成が可能な光再構成型ゲートアレイの研究を進めている.その研究の中で,我々は電気的に書き換えが可能なMEMSデバイスをホログラムメモリとして用いたMEMS光再構成型ゲートアレイを提案している.本稿では,そのMEMS光再構成型ゲートアレイ上に世界最大規模となる256コンテキストを実装した試験結果について報告する.

CiNii Article

CiNii Books

researchmap

MEMSダイナミック光再構成型ゲートアレイにおけるMEMS組立精度

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. CPSY, コンピュータシステム   110 ( 361 )   151 - 156   2011年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,トランジスタの微細化による集積回路の性能の向上が鈍化しつつあることから,ゲートアレイの利用効率を高めて性能向上を図る動的再構成デバイスが注目されている.そのような中で,我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.この光再構成型ゲートアレイではホログラムメモリから高速に,かつ動的に回路情報を読み出すことができ,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.結果,仮想的に大規模なゲートが実現できる.そのような研究の中で,我々はホログラムの遠隔書き換えを可能にするMEMS光再構成型ゲートアレイの開発を進めている.本稿では,このMEMS光再構成型ゲートアレイのMEMS部の組み立て許容誤差を明らかにする.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成型ゲートアレイの動的部分再構成の性能評価

グンジャラム アマルジャルガル, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   110 ( 315 )   55 - 60   2010年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中でVLSIの高密度化を実現するダイナミック光再構成型ゲートアレイを提案してきた.このダイナミック光再構成アーキテクチュアではフォトダイオードを再構成用メモリとしても使用することから,動的再構成を繰り返すと回路の保持時間に影響を及ぼす.そこで,この度,そのダイナミック光再構成型ゲートアレイに対して,動的部分再構成試験を実施し,その影響について試験的に調査した.本稿ではその結果について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイの応用

渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   110 ( 204 )   67 - 71   2010年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は現在,高速動的再構成を指向したデバイス,光再構成型ゲートアレイの研究を進めている.光再構成型ゲートアレイはホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光電子デバイスである.本稿では,その光再構成デバイスをべースとしたSISC(MISC)プロセッサ構想,宇宙組み込みシステム応用の研究の経過について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイにおけるMEMSアドレッシング技術

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   110 ( 204 )   73 - 77   2010年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,集積回路の単位時間あたりの情報処理量が急増する一方で,トランジスタの微細化による性能の向上が鈍化しつつあることから,ゲートアレイの利用効率を高めて性能向上を図る動的再構成デバイスが注目されている.そのような中で,我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.この光再構成型ゲートアレイには,仮想的に大規模なゲート規模を実現することができ,高速な再構成が可能という利点がある.本デバイスではホログラムメモリから回路情報を動的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.しかし,この光再構成型ゲートアレイではホログラムメモリ中のコンテキストを読み出すために1つのレーザが必要になることから多数のレーザの実装が必要であった.そこで,我々はMEMSの一種であるディジタルマイクロミラーデバイス(DMD:Digital Micromirror Device)を組み合わせ,1つのレーザで複数のコンテキストを選択できるアドレッシング手法を開発した.本稿では,その試作結果について報告する.

CiNii Article

CiNii Books

researchmap

64コンテキストMEMS光再構成型ゲートアレイ

山地 勇一郎, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   110 ( 179 )   141 - 144   2010年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々はホログラムメモリとVLSIを組み合わせた,ナノ秒台で高速動的に再構成が可能な光再構成型ゲートアレイの開発を進めている.これまでの光再構成型ゲートアレイでは動作前にホログラムメモリに書き込みを行い,動作中はホログラムメモリを読み出し専用メモリとして用いてきた.しかし,より動的に多数のコンテキストを実装するためには,ホログラムメモリも動作中に書き換え可能であることが望ましい.そこで,電気的に書き換え可能なホログラムメモリとしてMEMSデバイスを導入し,そのMEMS上に64のコンテキストを実装した.本稿ではその64コンテキストMEMS光再構成型ゲートアレイのアーキテクチャとその試験結果について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイのレーザーアレイ故障の復旧方法

渡辺 貴弘, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   110 ( 179 )   135 - 140   2010年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

宇宙開発の重要性がますます高まる中,ASIC(Application Specific Integrated Circuit)に比べて開発の時間とコストを削減できるプログラマブルデバイスに期待が集まっている.特に再プログラム可能なプログラマブルデバイスは仕様変更が容易であることから人工衛星や探査機への応用が期待されている.しかし,プログラマブルデバイス,特に再プログラム可能なFPGA(Field-programmable gate array)は,通常のVLSI(Very-large-scale integration)と異なり,宇宙放射線の影響で回路情報が破壊される危険性がつきまとう.そこで我々は,レーザーアレイ,ホログラムメモリ,ゲートアレイVLSIを組み合わせた,高い不良耐性と高い処理能力を持つ光再構成型ゲートアレイを開発している.しかし,この光再構成型ゲートアレイにも発生頻度は低いものの,致命的なレーザーアレイの故障モードが存在した.本稿では,その致命的な故障モードから復旧する手法と,その試験結果を示す.

CiNii Article

CiNii Books

researchmap

高速動的光再構成型イメージセンサによる4点のテンプレートマッチング

中田 浩成, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   110 ( 179 )   145 - 148   2010年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,ロボットや自動車などに自律制御機能が要求されており,リアルタイムな画像処理が可能な組み込みシステムの開発が急務となっている.しかし,既存の組み込みシステムはイメージセンサと単一プロセッサから構成されることが多く,情報の転送と処理スピードに問題があった.リアルタイム画像処理には1000フレーム/秒以上の処理が必要であり,画像情報を転送することなく分散処理できることが望ましい.そのような背景からビジョンチップが開発されてきたが,多機能なプロセッサをコンパクトに実装することが難しく,画像認識までも行えるようなビジョンチップは未だ開発されていない.そこで我々は細粒度のゲートアレイをベースとした高速動的光再構成型イメージセンサの開発を進めている.本稿ではその高速動的光再構成型イメージセンサによる4点のテンプレートマッチングの試験結果について報告する.

CiNii Article

CiNii Books

researchmap

動的再構成を用いたイメージセンサ

保田 真希, 渡邊 実

電子情報通信学会技術研究報告. IE, 画像工学   109 ( 469 )   83 - 86   2010年3月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,ロボットや自動車などに自律制御機能が要求されており,リアルタイムな画像処理が可能な組み込みシステムの開発が急務となっている.しかし,既存の組み込みシステムはイメージセンサと単一プロセッサから構成されることが多く,情報の転送と処理スピードに問題があった.リアルタイム画像処理には1000フレーム/秒以上の処理が必要であり,画像情報を転送することなく分散処理できることが望ましい.そのような背景からビジョンチップが開発されてきたが,多機能なプロセッサをコンパクトに実装することが難しく,画像認識までも行えるようなビジョンチップは未だ開発されていない.そこで我々は細粒度のゲートアレイをベースとした高速動的光再構成型イメージセンサの開発を進めている.本稿ではその高速動的光再構成型イメージセンサの開発例と簡単な平滑化の画像処理の実装例を示す.

CiNii Article

CiNii Books

researchmap

差分光再構成手法に対する不良耐性

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. IE, 画像工学   109 ( 469 )   77 - 81   2010年3月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,画像処理やその他様々な分野における処理量が増大しており,それに伴う処理速度の向上が要求されている.しかし,トランジスタの微細化による集積回路の性能の向上が限界に達しつつある.そういったことから,ゲートアレイの利用効率を高めて性能向上を図る一つの手法として動的再構成デバイスが注目されている.そのような中で,我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.特徴として,仮想的に大規模なゲート規模を実現することができ,高速な再構成が可能という利点がある.本デバイスではホログラムメモリから回路情報を動的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.本稿では,光再構成の高速化手法の一つである差分光再構成手法が不良耐性の面で有効であることを実証する.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成型ゲートアレイのブロック再構成

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   109 ( 405 )   19 - 23   2010年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中でVLSIの高密度化を実現するダイナミック光再構成型ゲートアレイを提案してきた.本稿では,このダイナミック光再構成型ゲートアレイで部分再構成を行うためのブロックリフレッシュ機能の実装について報告する.

CiNii Article

CiNii Books

researchmap

光ファイバーを用いたリモートダイナミック光再構成型ゲートアレイ

上野 由美子, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 395 )   167 - 170   2010年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,トランジスタの微細化による集積回路の性能の向上が限界に達しつつあり,ゲートアレイの利用効率を高めて性能向上を図る1つの手法として動的再構成デバイスが注目されている.そのような中で,我々は光を用いて再構成を行う光再構成型ゲートアレイの研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIを動的に書き換える新しいタイプのVLSIである.加えて光再構成型ゲートアレイのホログラムメモリ部とゲートアレイ部を分断し,その間をファイバーで結んだリモート光再構成型ゲートアレイの構築によって遠隔静的再構成を可能にした.本稿では,光再構成アーキテクチャにダイナミック光再構成型ゲートアレイを適用したリモートダイナミック光再構成型ゲートアレイについて報告する.

CiNii Article

CiNii Books

researchmap

銀塩ホログラムを用いたプログラマブル光再構成型ゲートアレイ

久保田 慎也, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 395 )   175 - 179   2010年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,集積回路の微細化や大規模化の向上に伴い,リーク電流の増大,素子特性のばらつきの増大,それらに伴う消費電力の増大など,様々な問題点が顕在化してきている.そのため集積回路の高性能化,多機能化の鈍化に対する打開策として,光によって動的に再構成を行うことができる光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成されている.光再構成型ゲートアレイはレーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIへと書き込むことによって,内部の回路を動的に書き換えていく新しいタイプのVLSIである.そのような光再構成型ゲートアレイの研究の中で,現在,ライターによって外部からホログラム内の回路情報が書き換え可能な新しいタイプの光再構成型ゲートアレイの研究が進められている.本稿では,初めて,高い分解能を持つ銀塩系ホログラムメモリを反射型ホログラムとして導入し,試験を行った結果とその有効性についてを報告する.

CiNii Article

CiNii Books

researchmap

アナログコンテキストを用いたフォトダイオード特性の補正手法

青山 裕司, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 395 )   171 - 174   2010年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速動的再構成デバイスが開発されている.そのような中で我々は光を用いて2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.現在,我々はコンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.このアーキテクチャの光再構成型ゲートアレイVLSIには多数のフォトダイオードが実装され,その出力がゲートアレイに直結されている.その為,フォトダイオードのばらつき,光学系を含めたばらつきが,再構成途中において回路の衝突などを引き起こしていた.そこで本稿では,ダイナミック光再構成型ゲートアレイのフォトダイオード等のばらつきをアナログコンテキストにより補正する手法を提案する.そして,その有効性を示す試験結果について報告する.

CiNii Article

CiNii Books

researchmap

4コンテキスト・リモート光再構成型ゲートアレイ

上野 由美子, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   109 ( 336 )   117 - 120   2009年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイの研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIを動的に書き換える新しいタイプのVLSIである.加えて光再構成型ゲートアレイのホログラムメモリ部とゲートアレイ部を分断し、その間をファイバーで結んだリモート光再構成型ゲートアレイの構築によって遠隔再構成を可能にした.本稿ではその研究をさらに進め,遠隔動的再構成を目的とした4個のマルチコンテキストを実装したリモート光再構成型ゲートアレイについて報告する.

CiNii Article

CiNii Books

researchmap

宇宙放射線に対して高い耐性をもつ光バッファリング手法

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 320 )   13 - 18   2009年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

ロケット,衛星,宇宙ステーション等で使用される組み込みデバイスは常に高いエネルギーを持つ宇宙放射線の影響を受けており,Single-event upsets(SEU),Single-event latch-ups(SEL)等の故障を想定する必要がある.そして,そういった組み込みデバイスに対して,故障発生時や仕様変更時に再プログラム可能なプログラマブルデバイスが期待されている.しかし,プログラマブルデバイスは通常のVLSIとは異なり,宇宙放射線の影響でコンテキスト情報まで破壊される危険性が常につきまとう.よって,本稿では不完全なコンテキスト情報から高速に正しく構成できる光バッファリング手法,無線高速復旧システムについて示す.

CiNii Article

CiNii Books

researchmap

MEMSを用いた反転・非反転ダイナミック光再構成型ゲートアレイ

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 320 )   7 - 12   2009年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中で高速再構成とVLSIの高密度化の利点を兼ね備えた反転・非反転ダイナミックアーキテクチュアを提案している.本稿ではMEMS技術を用いたデジタルミラーデバイスをホログラムメモリとして用い,この反転・非反転ダイナミックアーキテクチュアと組み合わせて再構成を行った結果を示し,アーキテクチュアの有効性を示す.

CiNii Article

CiNii Books

researchmap

プコグラマブル光再構成型ゲートアレイのホログラム窓の影響解析

久保田 慎也, 渡邊 実

電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report   109 ( 316 )   101 - 105   2009年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,集積回路の高密度化,多機能化がますます求められているが,トランジスタの微細化が限界に達しつつあり,集積回路の進歩が難しくなってきている.そのため集積回路の高性能化,多機能化の鈍化に対する打開策として,光によって動的に再構成を行うことができる光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成されている.光再構成型ゲートアレイはレーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報(回路情報)を選択的に読み出し,ゲートアレイVLSIへとコンテキスト情報を転送することによって,内部の回路を動的に書き換えていく新しいタイプのVLSIである.そのような光再構成型ゲートアレイの研究の中で,現在,ライターによって外部からホログラム内のコンテキスト情報を書き換え可能な新しいタイプの光再構成型ゲートアレイの研究が進められている.本稿では,プログラマブル光再構成型ゲートアレイにおいて,外部からコンテキスト情報を得るホログラム窓の傷,汚れの影響について評価した結果について報告する.

CiNii Article

CiNii Books

researchmap

アナログコンテキストを用いた光再構成の最適化手法

青山 裕司, 渡邊 実

電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report   109 ( 226 )   7 - 10   2009年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を用いて2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.現在,我々はコンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.この光再構成では実装するコンテキスト情報により,コンテキスト情報をホログラムメモリから読み出す速度が変化する.そこで本稿ではアナログコンテキストを用いた光再構成の最適化手法を提案し,再構成時間を調節可能であることを示す.

CiNii Article

CiNii Books

researchmap

ディジタルミラーデバイスを用いた差分光再構成型ゲートアレイ

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. SIP, 信号処理 : IEICE technical report   109 ( 226 )   1 - 5   2009年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,トランジスタの微細化による集積回路の性能の向上が限界に達しつつあり,ゲートアレイの利用効率を高めて性能向上を図る動的再構成デバイスが注目されている.そのような中で,我々はホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.仮想的に大規加模なゲート規模を実現することができ,高速な再構成が可能という利点がある.本デバイスではホログラムメモリから回路情報を動的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる.この度,我々は動的に書き換えることができるホログラムの実装を目指し,差分光再構成型ゲートアレイにDMD(Digital Micromirror Device)を導入した.本稿では,この実装結果について報告する.

CiNii Article

CiNii Books

researchmap

光ファイバを用いたリモート光再構成型ゲートアレイ

上野 由美子, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   109 ( 201 )   63 - 66   2009年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイ(ORGA:Optically Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIを動的に書き換える新しいタイプのVLSIである.この度は,この光再構成型ゲートアレイのホログラムメモリ部とゲートアレイ部を分断し、その間をファイバーで結び,遠隔動的再構成が可能なシステムを構築した.本稿ではその試験結果について報告する.

CiNii Article

CiNii Books

researchmap

MEMSダイナミック光再構成型ゲートアレイの不良耐性

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   109 ( 201 )   71 - 76   2009年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,LSIの回路資源を最大限活用し,処理能力を極限にまで高めることのできる動的再構成デバイスに注目が集まっている.我々はその中でも,レーザー,ホログラムメモリ,フォトダイオードを持つゲートアレイVLSIを組み合わせた光再構成型ゲートアレイを開発している.このデバイスでは,ホログラムメモリの大容量性と,光による大規模インターコネクションを活用し,大量の回路情報を高速かつ動的にゲートアレイVLSIにダウンロードすることが可能である.これにより,既存のLSIアーキテクチュアでは実現不可能なゲート規模のVLSIを仮想的に実現できる.また近年,MEMS技術が急激に発展しており,その中でも我々はホログラムデバイスとしてデジタルミラーデバイス(DMD)に注目している.DMDは光のエネルギー効率に優れ,また応答速度にも優れるため,従来不可能であったホログラムメモリの動的運用も期待できる.本稿では,DMDをホログラムデバイスとして用いたダイナミック光再構成型ゲートアレイのDMDの不良耐性について評価した結果について示す.

CiNii Article

CiNii Books

researchmap

負論理回路実装による光再構成の高速化手法

森脇 烈, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   109 ( 201 )   67 - 70   2009年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は現在,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光により高速動的再構成が可能な光再構成型ゲートアレイを研究開発している.本稿では,負論理実装により,コンテキスト情報の照射ビット数が削減でき,その結果,光再構成が高速化できることを試験的に示す.

CiNii Article

CiNii Books

researchmap

レンズ結像系を用いない4コンテキストプログラマブル光再構成型ゲートアレイ用ライター

久保田 慎也, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   109 ( 198 )   109 - 112   2009年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,集積回路の高密度化,多機能化などがますます求められているが,集積回路の進歩が難しくなってきている.そのため集積回路の高性能化の鈍化に対する打開策として,光によって動的に再構成を行うことができる光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成されている.光再構成型ゲートアレイはレーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIへと回路情報を転送することによって,内部の回路情報を動的に書き換えていく新しいタイプのVLSIである.そのような光再構成型ゲートアレイの研究の中で,現在,ライターによって外部からホログラム内のコンテキスト情報が書き換え可能な新しいタイプの光再構成型ゲートアレイの研究が進められている.本稿では,レンズ結像系を用いない4コンテキストプログラマブル光再構成型ゲートアレイ用ライターについての試験結果を報告する.

CiNii Article

CiNii Books

researchmap

デジタルミラーデバイスを用いた4コンテキスト光再構成

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   109 ( 174 )   37 - 40   2009年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,トランジスタの微細化による集積回路の性能の向上が限界に達しつつあり,ゲートアレイの利用効率を高めて性能向上を図る一つの手法として動的再構成デバイスが注目されている.そのような中で,我々は再構成デバイスの一種で,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.本デバイスはホログラムメモリから回路情報を動的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理を進めることができる動的再構成デバイスである.仮想的に大規模なゲート規模を実現することができ,高速な再構成が可能という利点がある.しかし,より少ないパワーで高速な再構成を実現するためには高効率なホログラムが必要である.そこで,ホログラム部に開口率が高く,回折効率が良いDMD(Digital Micromirror Device)を用いて,4つのコンテキストを実装し再構成を行った試験結果を報告する.

CiNii Article

CiNii Books

researchmap

36コンテキストダイナミック光再構成型ゲートアレイ

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   109 ( 174 )   41 - 46   2009年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は次世代の大容量メモリであるホログラムメモリとプログラム可能なゲートアレイを組み合わせることにより仮想大規模ゲートの実現とVLSIの性能向上が可能な光再構成型ゲートアレイの研究を行っている.加えて再構成コンテキストを読み取るフォトダイオードをダイナミックメモリとしても使用することによりVLSIのさらなる高ゲート規模化を実現するダイナミック光再構成型ゲートアレイの研究も行っている.これまでダイナミック光再構成型ゲートアレイにおいてナノ秒オーダの高速再構成,16コンテキストの実装に成功してきた.本稿では,その研究をさらに進め,既存のマルチコンテキストデバイスを超える36個の再構成コンテキストを実装したダイナミック光再構成型ゲートアレイについて報告する.

CiNii Article

CiNii Books

researchmap

不揮発性体積型ホログラムメモリを用いたダイナミック光再構成型ゲートアレイの故障耐性

間渕 隆之, 宮城 賢二, 渡邊 実, 荻原 昭文

電子情報通信学会技術研究報告. CAS, 回路とシステム   109 ( 110 )   109 - 112   2009年6月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は従来のLSI技術に光メモリ技術を組み合わせることで高速に演算を行うダイナミック光再構成型ゲートアレイ(ORGA:Otipcally Reconfigurable Gate Array)の研究開発を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3つの要素で構成され,ホログラムメモリから完全並列に再構成コンテキストを読み出すことにより,高速な再構成が可能である.このデバイスは構造上,高い不良耐性を持つため,我々は宇宙分野への応用に関しても研究を進めている.今回は不揮発性体積型液晶ホログラムメモリを導入したダイナミック光再構成型ゲートアレイの不良耐性に関する研究結果を報告する.

CiNii Article

CiNii Books

researchmap

デジタルミラーデバイスを用いた光再構成

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. CAS, 回路とシステム   109 ( 110 )   113 - 116   2009年6月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,トランジスタの微細化による集積回路の性能の向上が限界に達しつつあり,性能向上の一つの手段として再構成デバイスに注目が集まっている.そのような中で我々は,再構成デバイスの一種,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成される光再構成型ゲートアレイの研究を進めている.このデバイスではレーザ光源によってホログラムメモリから回路情報を選択的に読み出し,ゲートアレイVLSIを逐次的に書き換えながら処理をすることが可能である.仮想的に大規模なゲート規模が実現できることと,パラレルに転送により高速な再構成が可能という利点がある.しかし,より少ないパワーで高速な再構成を実現するためにはより高効率なホログラムメモリが必要である.そこで,この度は、DMD(Digital Micromirror Device)をホログラムメモリとして使用した新しい光再構成技術について報告する.

CiNii Article

CiNii Books

researchmap

16コンテキスト光再構成型ゲートアレイ

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. CS, 通信方式   108 ( 455 )   61 - 65   2009年2月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

現在のVLSI技術の代替を目指し,光再構成ゲートアレイの研究が進められている.光再構成型ゲートアレイは大容量のホログラムメモリとプログラム可能なVLSIが組み合わされたもので,仮想的に大規模なゲートアレイが実現できるとともに,ホログラムメモリとVLSI間の光配線によって高速かつ動的な再構成が可能である.そのような研究の中で,再構成コンテキストを読み取るフォトダイオードをダイナミックメモリとしても使用することによりVLSIの大規模ゲート化を実現できるダイナミック光再構成型ゲートアレイの研究も進められている.本稿ではホログラムメモリ内に16個の再構成コンテキストを持つダイナミック光再構成型ゲートアレイの開発結果について報告する.

CiNii Article

CiNii Books

researchmap

不揮発性液晶ホログラムメモリを用いた光再構成型ゲートアレイ

間渕 隆之, 宮城 賢二, 渡邊 実, 荻原 昭文

電子情報通信学会技術研究報告. CS, 通信方式   108 ( 455 )   67 - 70   2009年2月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光によって再構成を行う光再構成型ゲートアレイ(ORGA:Otipcally Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3つの要素で構成され,ホログラムメモリから完全並列に再構成コンテキストを読み出すことにより,高速な再構成が可能である.本稿では不揮発性で光書き込み可能なデバイスを使用した光再構成型ゲートアレイの試験結果について示す.

CiNii Article

CiNii Books

researchmap

9 コンテキスト・プログラマブル光再構成型ゲートアレイとライター

久保田 慎也, 渡邊 実

研究報告システムLSI設計技術（SLDM）   2009 ( 7 )   37 - 40   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

近年，将来予想される集積回路の高性能化の鈍化に対する打開策として，光によって動的に再構成ができる光再構成型ゲートアレイの研究が進められている．この光再構成型ゲートアレイは，レーザアレイ，ホログラムメモリ，ゲートアレイ VLSI から構成され，レーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し，ゲートアレイ VLSI を動的に書き換えていく新しいタイプの VLSI である．しかし，これまでの研究ではホログラム内の回路情報を書き換える事については考慮されていなかった．そこで我々は，ライターを用いることによって外部からホログラムメモリを書き換える事ができる新しいタイプの光再構成型ゲートアレイの開発を進めている．本稿では，光メモリ部に 9 つのコンテキストまで実装できることを実証した試験結果について報告する．Recently, optically reconfigurable gate arrays (ORGAs) that can realize dynamic reconfiguration have been developed. The ORGAs consists of a holographic memory, a laser array, and a gate array VLSI. ORGAs are new type VLSIs, the gate arrays of which are optically reconfigured using diffraction patterns from a holographic memory that is addressed using a laser diode array. However, conventional ORGAs have one important shortcoming. They cannot be reprogrammed after fabrication. Therefore, to improve that shortcoming, we have been developing a programmable optically reconfigurable gate array architecture. So, this paper presents the demonstration of a programmable 9-contexts optically reconfigurable gate arrays and its writer.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00061224/

4 コンテキスト光再構成型ゲートアレイの実証

間渕 隆之, 渡邊 実

研究報告システムLSI設計技術（SLDM）   2009 ( 7 )   41 - 44   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

我々は光によって再構成を行う光再構成型ゲートアレイ (ORGA: Optically Reconfigurable Gate Array) の研究を進めている．光再構成型ゲートアレイはレーザアレイ，ホログラムメモリ，ゲートアレイ VLSI の 3 つの要素で構成され，ホログラムメモリから完全並列に再構成コンテキストを読み出すことにより，高速な再構成が可能である．本稿では 4 つのレーザーを実装した 4 コンテキスト光再構成型ゲートアレイに関する研究成果について報告する．また，複数のレーザー光の重ね合わせにより，より高速に再構成が可能になることを示す．Optically reconfigurable gate arrays (ORGAs) consist of a gate array VLSI, a holographic memory and a laser diode array that can achieve rapid reconfiguration and numerous reconfiguration contexts. The gate array of an ORGA is optically reconfigured using diffraction patterns from a holographic memory that is addressed using a laser diode array. This paper shows the perfect demonstration of a four-context Optically Reconfigurable Gate Array. Also, the experimental results of a superimposing technique are presented.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00061225/

反転・非反転ダイナミック光再構成アーキテクチャの比較評価

加藤 進一, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 412 )   45 - 50   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイ(ORGA:Optically Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光によって2次元的に回路情報が書き込まれることから高速な再構成が可能である.さらに光メモリに大量の回路情報を保有できるため,仮想的に大規模なゲートアレイが実現可能である.その中で我々は,高密度の利点を持つダイナミック光再構成アーキテクチャ,高速再構成の利点を持つ差分光再構成アーキテクチャ,その双方の利点を持つ反転・非反転ダイナミック光再構成アーキテクチャを提案している.本稿では,同一条件下による,それぞれのアーキテクチャの設計結果を示し,実装面積,ゲート数について比較評価する.また,反転・非反転ダイナミック光再構成アーキテクチャの高速再構成試験の結果について報告する.

CiNii Article

CiNii Books

researchmap

4コンテキスト光再構成型ゲートアレイの実証

間渕 隆之, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 412 )   41 - 44   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光によって再構成を行う光再構成型ゲートアレイ(ORGA:Optically Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3つの要素で構成され,ホログラムメモリから完全並列に再構成コンテキストを読み出すことにより,高速な再構成が可能である.本稿では4つのレーザーを実装した4コンテキスト光再構成型ゲートアレイに関する研究成果について報告する.また,複数のレーザー光の重ね合わせにより,より高速に再構成が可能になることを示す.

CiNii Article

CiNii Books

researchmap

9コンテキスト・プログラマブル光再構成型ゲートアレイとライター

久保田 慎也, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 412 )   37 - 40   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,将来予想される集積回路の高性能化の鈍化に対する打開策として,光によって動的に再構成ができる光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイ部からの光の照射によってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイVLSIを動的に書き換えていく新しいタイプのVLSIである.しかし,これまでの研究ではホログラム内の回路情報を書き換える事については考慮されていなかった.そこで我々は,ライターを用いることによって外部からホログラムメモリを書き換える事ができる新しいタイプの光再構成型ゲートアレイの開発を進めている.本稿では,光メモリ部に9つのコンテキストまで実装できることを実証した試験結果について報告する.

CiNii Article

CiNii Books

researchmap

反転･非反転ダイナミック光再構成アーキテクチャの比較評価

加藤 進一, 渡邊 実

研究報告システムLSI設計技術（SLDM）   2009 ( 7 )   45 - 50   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイ (ORGA: Optically Reconfigurable Gate Array) の研究を進めている．光再構成型ゲートアレイは，レーザアレイ，ホログラムメモリ，ゲートアレイ VLSI から構成され，光によって 2 次元的に回路情報が書き込まれることから高速な再構成が可能である．さらに光メモリに大量の回路情報を保有できるため，仮想的に大規模なゲートアレイが実現可能である．その中で我々は，高密度の利点を持つダイナミック光再構成アーキテクチャ，高速再構成の利点を持つ差分光再構成アーキテクチャ，その双方の利点を持つ反転.非反転ダイナミック光再構成アーキテクチャを提案している．本稿では，同一条件下による，それぞれのアーキテクチャの設計結果を示し，実装面積，ゲート数について比較評価する．また，反転.非反転ダイナミック光再構成アーキテクチャの高速再構成試験の結果について報告する．We have been developing Optically Reconfigurable Gate Arrays (ORGAs) which can be reconfigured optically. The ORGAs consist of a laser array, a hologram memory, a programmable gate array VLSI. ORGAs can realize a large virtual gate count that is much larger than those of current VLSI chips by exploiting the large storage capacity of a holographic memory. Also, ORGAs can realize fast reconfiguration through use of large bandwidth optical connections between a holographic memory and a programmable gate array VLSI. Among such developments, we have proposed a dynamic optically reconfigurable gate array using a photodiode memory architecture to realize huge gate count VLSI, an optically differential reconfigurable gate array using a differential reconfiguration strategy to achieve a fast reconfiguration capability, and an inversion/noninversion optically reconfigurable architecture that combines both architectures to realize both advantages of rapid configuration and high gate count. This paper shows the estimation results of the three architectures under a same condition and fast configuration experimental results of the inversion/noninversion optically reconfigurable architecture.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00061226/

9コンテキスト光再構成ゲートアレイによる高速再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. CAS, 回路とシステム   108 ( 388 )   63 - 67   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

ホログラムメモリの大容量性と光によるパラレル転送により,高速な再構成かつ膨大な再構成コンテキスト数を実現する光再構成型ゲートアレイの研究が行われている.この光再構成型ゲートアレイは動的再構成を行うことによって,仮想的に現在のVLSIを超えるゲート規模を実現する可能性がある.加えて,回路情報を受光するフォトダイオードをダイナミックメモリとしても使用することによりVLSIの大規模化を実現するダイナミック光再構成型ゲートアレイの研究も行われている.本稿では,ホログラムメモリ内に9つの再構成コンテキストを実装し,ダイナミック光再構成型ゲートアレイにおいて高速再構成試験を行った結果について示す.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイの組み立て誤差補正手法

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. CAS, 回路とシステム   108 ( 388 )   59 - 62   2009年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々はホログラムメモリ,レーザアレイ,ゲートアレイVLSIから成る光再構成型ゲートアレイの研究を進めている.この光再構成型ゲートアレイでは,レーザアレイを利用してホログラムメモリから回路情報を選択的に読み出し,ゲートアレイVLSIに高速にプログラムすることが可能である.しかし,この光再構成型ゲートアレイでは,従来のVLSIには無い,光学部品間のアライメントが必要となり,組み立て許容精度が問題となっていた.そこで我々は,予め組み立て誤差を予測したホログラムを多数準備しておき,各部品の実装誤差を測定することなく補正する技術について研究を進めてきた。本稿では,ゲートアレイ部、ホログラムメモリ部、レーザアレイ部の全てに対する補正試験結果について報告する.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成型ゲートアレイのゲートアレイ部の性能評価

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   108 ( 347 )   73 - 78   2008年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

CiNii Article

CiNii Books

researchmap

9コンテキスト差分光再構成型ゲートアレイの高速再構成試験

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. ICD, 集積回路   108 ( 347 )   67 - 72   2008年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

動的再構成デバイスにおいて高速な再構成と再構成コンテキスト数の増大は必要不可欠な要素である.そこで大容量のホログラムメモリと光によるパラレル転送により,高速な再構成かつ膨大な再構成コンテキスト数を実現する光再構成型ゲートアレイの研究が行われている.加えて,我々は光再構成においてさらに高速な再構成を実現する差分光再構成型ゲートアレイの研究を進めている.本稿では,ホログラムメモリ内に9つのコンテキストを実装し,高速再構成試験を行った結果について示す.

CiNii Article

CiNii Books

researchmap

反転・非反転ダイナミック光再構成アーキテクチャのエミュレーション試験

加藤 進一, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   108 ( 300 )   1 - 4   2008年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイ(ORGA:Optically Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光によって2次元的に回路情報が書き込まれることから高速な再構成が可能である.さらに光メモリに大量の回路情報が保有できるため,仮想的に大規模なゲートアレイが実現可能である.その中で我々は,高密度の特徴,高速再構成の特徴の両方を併せ持つ反転・非反転ダイナミック光再構成アーキテクチャを提案している.本稿では既存の光再構成型ゲートアレイVLSIをカスタマイズし,反転・非反転ダイナミック光再構成アーキテクチャをエミュレーションした試験結果について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイのホログラム部の組み立て精度について

森田 裕宣, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   108 ( 300 )   5 - 8   2008年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は,ホログラムメモリ,レーザアレイ,ゲートアレイVLSIから成る光再構成型ゲートアレイの開発を進めている.この光再構成型ゲートアレイはレーザアレイを利用してホログラムメモリから回路情報を選択的に読み出し,高速にゲートアレイVLSIに回路情報をプログラムすることが可能である.しかし,この光再構成型ゲートアレイには従来のVLSIには無い,光学部品間のアライメントが必要となり,組み立て許容精度が問題となっていた.よって,本稿ではホログラムメモリ部位に関する組み立て許容精度を明らかにするとともに,ホログラムに補正をかけることで,誤差を補正する技術について報告する.

CiNii Article

CiNii Books

researchmap

大規模光再構成型ゲートアレイにおけるホログラムメモリの不良耐性

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス   108 ( 292 )   21 - 25   2008年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

今日,通信衛星やロケットなどに宇宙放射線に強い耐性を持ち,かつ高性能であるデバイスが求められており,その実現に向けて光再構成型ゲートアレイの研究が進められている.光再構成型ゲートアレイはホログラムメモリ,レーザアレイ,ゲートアレイVLSIから構成されており,光学的に並列プログラミングが可能な事から,どのような箇所に故障が生じても確実に復旧できる特徴を持っている.この高い不良耐性は,ホログラムメモリの高いロバスト性に基づく.本稿では,ダイナミックアーキテクチュアにおいてもその高い不良耐性が実現できることを示す.

CiNii Article

CiNii Books

researchmap

13.75ns高速ホログラム光再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス   108 ( 292 )   15 - 19   2008年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は大容量のホログラムメモリと光配線によるプログラマブルなゲートアレイへの高速かつパラレルなデータ転送によって仮想的に大規模ゲートを実現する光再構成型ゲートアレイの研究を行っている。その中でもさらに高速な再構成を実現する差分光再構成型ゲートアレイの研究を進めている.本稿では,13.75nsでの高速光再構成の試験結果について報告する.

CiNii Article

CiNii Books

researchmap

高速ダイナミック光再構成型ゲートアレイVLSI

加藤 進一, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 224 )   61 - 65   2008年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は光を用いて再構成を行う光再構成型ゲートアレイ(ORGA:Optically Reconfigurable Gate Array)の研究を進めている.光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,光によって2次元的に回路情報が書き込まれることから高速な再構成が可能である.さらに光メモリに大量の回路情報を保有できるため,仮想的に大規模なゲートアレイが実現可能である.その中で,我々は光再構成型ゲートアレイVLSIの高密度化(ダイナミック光再構成アーキテクチャ)と再構成速度のさらなる高速化(差分光再構成アーキテクチャ)を目指してきた.それぞれ,世界最大規模のゲートアレイの実現と,世界最高速の光再構成試験に成功しているが,それら双方の利点を有する光再構成型ゲートアレイは実現されていなかった.そこで,本稿ではこの双方の利点を持つ新しい高速ダイナミック光再構成アーキテクチャを提案する.そして,その設計結果について報告する.

CiNii Article

CiNii Books

researchmap

PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ

久保田 慎也, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 224 )   67 - 70   2008年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,光によって高速に再構成が可能な光再構成型ゲートアレイが開発されている.この光再構成型ゲートアレイは,レーザアレイ,ホログラムメモリ,ゲートアレイVLSIから構成され,レーザアレイによってホログラムメモリ内に記憶されたコンテキスト情報を選択的に読み出し,ゲートアレイを動的に書き換えていく新しいタイプのVLSIである。このように光再構成型ゲートアレイは非常に高性能な次世代のVLSIであるが,これまでの光再構成型ゲートアレイではホログラムメモリ内の情報を簡単に書き換えることができない欠点があった。そこで我々は,外部からホログラムメモリの情報を書き換える事ができる新しいタイプの光再構成型ゲートアレイとライターの開発を進めている.本稿では,マルチコンテキストの実装試験結果について報告する.

CiNii Article

CiNii Books

researchmap

大規模光再構成型ゲートアレイにおける高速再構成試験

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   108 ( 224 )   55 - 59   2008年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

次世代の大容量メモリとして期待されているホログラムメモリをプログラマブルデバイスに組み合わた光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイでは仮想的に既存のVLSIを超える大規模ゲート数のVLSIが実現できると期待されている.しかし,光再構成型ゲートアレイにおいても瞬間的な処理速度はVLSIの実ゲート規模に依存する.そこで回路情報を受けとるフォトダイオードをメモリとしても使用することによってゲートアレイVLSIそのものの大規模化を可能にするダイナミック光再構成型ゲートアレイの研究が行われている.本稿ではダイナミック光再構成型ゲートアレイにおいて現在最大規模であるチップを使用し,高速再構成試験を行った結果について報告する.

CiNii Article

CiNii Books

researchmap

大規模ゲート光再構成型ゲートアレイの保持時間の測定

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   108 ( 220 )   51 - 55   2008年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスではホログラムメモリを使用して動的再構成を行う事により,仮想的に大規模ゲートが実現できる.我々は,回路情報を読み取るフォトダイオードをメモリとしても使用するダイナミックアーキテクチュアを使用することで,1万ゲートを超える世界大規模の光再構成型ゲートアレイチップを開発した.本稿では,レーザースイッチングによる最適照射を行った際の,1万ゲート光再構成型ゲートアレイVLSIチップの保持時間の評価結果について報告する.

CiNii Article

CiNii Books

researchmap

大規模ダイナミック光再構成型ゲートアレイVLSIの評価

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   108 ( 192 )   27 - 31   2008年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスでは,動的再構成を行う事により仮想的に大規模なゲートアレイを実現し,回路資源の使用効率を極限にまで高めることができる.本稿では,現在,光再構成型ゲートアレイとして世界最大規模である1万ゲートのダイナミック光再構成型ゲートアレイVLSIチップの評価結果について報告する.

CiNii Article

CiNii Books

researchmap

4コンテキストDORGAにおける高速再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. CPM, 電子部品・材料   108 ( 192 )   21 - 26   2008年8月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,大容量のホログラムメモリとプログラマブルデバイスを組み合わせることによって仮想的に大規模回路を実現する光再構成型ゲートアレイの開発が行われている.その中でも回路情報を受光するフォトダイオードをメモリとしても使用することによりゲートアレイの高密度化を実現するダイナミック光再構成型ゲートアレイの研究が進められている.本稿では,液晶ホログラム上に複数のコンテキストを実装し,ダイナミック光再構成型ゲートアレイにおいて高速再構成試験を行った結果について示す.

CiNii Article

CiNii Books

researchmap

銀塩ホログラムメモリを用いたマルチコンテキスト・ダイナミック光再構成型ゲートアレイ

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   108 ( 48 )   61 - 64   2008年5月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.このデバイスでは回路情報を記録するメモリとしてホログラムメモリを使用している.これまでは,液晶ホログラムを使用してマルチコンテキストの実装試験を進めてきたが,この度はさらに高密度記録を目指し,高い分解能を持つ銀塩系ホログラムメモリをダイナミック光再構成型ゲートアレイに導入した.本稿では複数のコンテキストを銀塩ホログラムメモリに記録し,ダイナミック光再構成型ゲートアレイで再構成を行った試験結果について報告する.そして,銀塩系ホログラムメモリがダイナミック光再構成型ゲートアレイに有効であることを示す.

CiNii Article

CiNii Books

researchmap

4コンテキスト光再構成型ゲートアレイによる高速再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   108 ( 48 )   65 - 69   2008年5月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,再構成デバイスにおいてホログラムメモリに多数のコンテキスト保持し,光転送による高速再構成が可能な光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイの再構成時間はマイクロ秒オーダーと十分に高速とは言えず,また,再構成処理の間ゲートアレイが使用できない問題があった.そこで我々は,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラム上に4つのコンテキストを実装し,差分光再構成型ゲートアレイにおいて高速動的再構成試験を行った結果について報告する.

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイのホログラムメモリに対する不良耐性解析

篠原 功次, 渡邊 実

情報処理学会研究報告システムLSI設計技術（SLDM）   2008 ( 2 )   131 - 135   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

近年，高速な情報処理を可能とする光再構成型ゲートアレイが開発されている．この光再構成ゲートアレイはレーザアレイ，ホログラムメモリ，光書き込みゲートアレイVLSIから構成され，ホログラムメモリ内に多数のコンテキスト情報を蓄えることが可能で，また高速な再構成が可能である．また別の特徴として，光再構成型ゲートアレイでは光による完全並列なプログラミングが可能なことからゲートアレイの不良・故障部位を回避して使用することが可能である．しかし，この回避はホログラムメモリから正しい回避情報が書き込まれることが前提であり，ホログラムメモリそのものには高い不良耐性が必要となる。本稿では，そのホログラムメモリにインパスルノイズ，ガウスノイズを印加し，光再構成に与える影響について報告する．Recently, optically reconfigurable gate arrays (ORGAs) that enable high information processing speed are being developed. Such optically reconfigurable gate arrays consist of a laser diode array, a holographic memory, and a gate array VLSI, allowing fast reconfigurations and numerous reconfiguration contexts. Since an ORGA-VLSI can be programmed optically and in perfectly parallel, even if its gate array includes defect portions, the gate array can be used by avoiding such defect portions and by programming the same circuit to the other area. However, it is required that a holographic memory to support such programming must be dependable. So, this paper clarifies noise tolerance properties of holographic configurations.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00026858/

ダイナミック光再構成型ゲートアレイの高速再構成試験

中島 真央, 渡邊 実

情報処理学会研究報告システムLSI設計技術（SLDM）   2008 ( 2 )   127 - 130   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

近年，高速な再構成と大容量のコンテキストの実現を目指して，ホログラムメモリを使用した光再構成型ゲートアレイが開発されている．その中で，我々は光再構成型ゲートアレイのVLSI内部から回路情報を保持するための静的メモリを除き，代わりにコンテキスト情報を読み取るフォトダイオードをメモリとしても使用するダイナミック光再構成型ゲートアレイの開発を行っている．本稿では，このダイナミック光再構成型ゲートアレイの高速再構成の性能評価を行った試験結果について報告する．Recently, in order to realize fast reconfigurations and numerous reconfiguration contexts, Optically Reconfigurable Gate Array (ORGAs) has been developed. Also, we have proposed a dynamic optically reconfigurable gate array (DORGA) architecture that perfectly removes a static configuration memory to store a single configuration context and uses photodiodes as a configuration memory. So, this paper presents experimental results estimating a fast reconfiguration capability of the DORGA architecture.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00026857/

ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析

瀬戸 大作, 渡邊 実

情報処理学会研究報告システムLSI設計技術（SLDM）   2008 ( 2 )   121 - 125   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

近年，高速再構成可能なデバイスの研究開発が活発化している．我々はそのような中で光を使い2次元的に高速再構成が可能な光再構成型ゲートアレイについて研究を進めている．その光再構成型ゲートアレイにおいて，我々は回路情報を読み取るフォトダイオードを回路情報を保持するメモリとしても使用することによって，大規模なゲート数を実現するダイナミック光再構成アーキテクチュアを提案している．しかし，このアーキテクチュアではある回路の動的再構成処理の回折光が他の動作中の回路の保持時間に悪影響を与えることが懸念されていた．そこで，動作中の回路の近傍で動的再構成を行い，その動作中の回路が受ける影響について調査した．本稿ではこの試験結果を示し、連続再構成下においてもダイナミック光再構成アーキテクチュアが有効であることを示す．Recently, various fast reconfigurable devices have been developed. We have been developing a type of such fast reconfigurable devices, Optically Reconfigurable Gate Arrays (ORGAs) that can be reconfigured with optical components in a perfectly parallel. In such ORGAs, we have proposed a dynamic optically reconfigurable gate array (DORGA) architecture that uses photodiode as dynamic memory to store a configuration context, achieving large gates. However, it was concerned that when a certain circuit is programmed to a gate array and works on it, and the other configuration is applied into the different gate array area, the configuration of the other area may affect the working circuit and may reduce the retention time of the working circuit. So, the influence was investigated. This paper shows experimental results demonstrating that the DORGA architecture is effective under dynamic reconfigurations.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00026856/

光再構成型ゲートアレイのホログラムメモリに対する不良耐性解析

篠原 功次, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 415 )   53 - 57   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,高速な情報処理を可能とする光再構成型ゲートアレイが開発されている.この光再構成ゲートアレイはレーザアレイ,ホログラムメモリ,光書き込みゲートアレイVLSIから構成され,ホログラムメモリ内に多数のコンテキスト情報を蓄えることが可能で,また高速な再構成が可能である.また別の特徴として,光再構成型ゲートアレイでは光による完全並列なプログラミングが可能なことからゲートアレイの不良・故障部位を回避して使用することが可能である.しかし,この回避はホログラムメモリから正しい回避情報が書き込まれることが前提であり,ホログラムメモリそのものには高い不良耐性が必要となる.本稿では,そのホログラムメモリにインパスルノイズ,ガウスノイズを印加し,光再構成に与える影響について報告する.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成型ゲートアレイの高速再構成試験

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 415 )   49 - 52   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,高速な再構成と大容量のコンテキストの実現を目指して,ホロゲラムメモリを使用した光再構成型ゲートアレイが開発されている.その中で,我々は光再構成型ゲートアレイのVLSI内部から回路情報を保持するための静的メモリを除き,代わりにコンテキスト情報を読み取るフォトダイオードをメモリとしても使用するダイナミック光再構成型ゲートアレイの開発を行っている.本稿では,このダイナミック光再構成型ゲートアレイの高速再構成の性能評価を行った試験結果について報告する.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 415 )   43 - 47   2008年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,高速再構成可能なデバイスの研究開発が活発化している.我々はそのような中で光を使い2次元的に高速再構成が可能な光再構成型ゲートアレイについて研究を進めている.その光再構成型ゲートアレイにおいて,我々は回路情報を読み取るフォトダイオードを回路情報を保持するメモリとしても使用することによって,大規模なゲート数を実現するダイナミック光再構成アーキテクチュアを提案している.しかし,このアーキテクチュアではある回路の動的再構成処理の回折光が他の動作中の回路の保持時間に悪影響を与えることが懸念されていた.そこで,動作中の回路の近傍で動的再構成を行い、その動作中の回路が受ける影響について調査した。本稿ではこの試験結果を示し、連続再構成下においてもダイナミック光再構成アーキテクチュアが有効であることを示す.

CiNii Article

CiNii Books

researchmap

動的再構成のための配置配線の一手法

日高 亮, 小林 史典, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   107 ( 341 )   13 - 17   2007年11月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,動的再構成デバイスが実用的に使われ始めているが,時間とともに回路が変化するので,その上に構成する回路の配置配線に,従来の手法は使えない.そこで1つの試みとして,プロセスの微細化に伴う配線遅延の問題を重視してToronto大学のV.Betzらが開発したFPGA用配置配線ツールを,動的再構成向けにカスタマイズすることを行った.

CiNii Article

CiNii Books

researchmap

マルチコンテキスト光再構成ゲートアレイによる高速動的再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 296 )   7 - 12   2007年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,光メモリ内に複数のコンテキストを保持し,光による並列的な再構成が可能な光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイの再構成はマイクロ秒オーダーと十分に高速とは言えず,また,再構成処理の間ゲートアレイが使用できない問題があった.そこで我々は,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラム上に複数のコンテキストを実装し,差分光再構成型ゲートアレイにおいて高速動的再構成試験を行った結果について報告する.

CiNii Article

CiNii Books

researchmap

コンテキスト重ね合わせによる高速光再構成

山口 直樹, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 296 )   13 - 16   2007年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,光によって高速に再構成が可能な光再構成型ゲートアレイが開発されている.我々は光メモリとして液晶ホログラムを用いた光再構成型ゲートアレイを開発しており,これまでに4コンテキストの実装にまで成功している.このような研究の中で,我々はレーザのパワーを上げることなくコンテキストの重ね合わせによって光再構成を高速化する手法を提案している.本稿では,4つまでのコンテキストを重ね合わせ,再構成を高速化した試験結果について報告する.

CiNii Article

CiNii Books

researchmap

照射時間を一定としたダイナミック光再構成型ゲートアレイの保持時間の解析

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. VLD, VLSI設計技術   107 ( 296 )   1 - 6   2007年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,様々な高速再構成可能なデバイスが開発されている.そのような中で我々は光を使い2次元的に再構成可能な光再構成型ゲートアレイの研究を進めている.現在,我々はコンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.このアーキテクチュアでは,実装する回路によってレーザーの最適な照射時間が異なるが,一般的に,それらを一定とすることが多い.しかし,この最適化を行わない事による回路の保持時間への影響が懸念されきた.本稿では,レーザー照射時間を一定にした状態でも,本アーキテクチュアが有効である事を,再構成時間の異なる2種類の回路を実装し,それらの再構成時間と保持時間を明らかにすることで示す.

CiNii Article

CiNii Books

researchmap

ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定

瀬戸 大作, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   107 ( 225 )   29 - 33   2007年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,高速再構成可能な様々なデバイスが開発されているが,我々は光を使い2次元的に高速再構成可能な光再構成型ゲートアレイについて研究を進めている.これまでの光再構成ゲートアレイでは,回路情報を保持する為に静的なメモリをVLSI内部に実装していたが,この静的なメモリが光再構成型ゲートアレイVLSIの高集積化を阻んでいた.そこで,我々は,コンテキスト情報を読み取るフォトダイオードをメモリとしても使用し,再構成に使用する静的なメモリを全廃したダイナミック光再構成アーキテクチュアを提案している.本稿では,このアーキテクチュアがホログラムメモリと組み合わされた状態でも有効な事を,実装回路の再構成時間と保持時間を明らかにすることで示す.

CiNii Article

CiNii Books

researchmap

ODRGA-VLSIのゲートアレイ動作時における高速再構成

中島 真央, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   107 ( 225 )   23 - 27   2007年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,高速な再構成を目的として,ホログラムメモリを用いた光再構成型ゲートアレイが開発されている.しかし,初期の光再構成型ゲートアレイでは受光部とゲートアレイ間にシリアル転送が用いられており,再構成時間が16μsに制限され,かつ,再構成処理の間,ゲートアレイが使用できない問題があった.そこで,我々は,シリアル転送を用いない,ナノ秒での再構成が可能で,かつ再構成処理中もゲートアレイの使用が可能な差分光再構成型ゲートアレイを開発している.本稿では,液晶ホログラムを用いた差分光再構成型ゲートアレイの62.5nsでの連続再構成試験の結果を示す.

CiNii Article

CiNii Books

researchmap

マルチコンテキスト光再構成ゲートアレイ

山口 直樹, 渡邊 実

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   107 ( 225 )   19 - 22   2007年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,光によって高速な再構成が可能な光再構成型ゲートアレイが開発されている.我々は,光メモリとして液晶ホログラムを用いた光再構成型ゲートアレイを開発している.しかし,これまでの液晶ホログラムには1つのコンテキストしか実装できていなかった.本稿では,液晶上に複数のコンテキストを実装し,再構成試験を行った試験結果について報告する.

CiNii Article

CiNii Books

researchmap

差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法

日高 亮, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   106 ( 246 )   7 - 11   2006年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

我々は,光メモリであるホログラムにレーザー光を照射し,それによって得られる再構成データをVLSI部にパラレルに転送することでゲートアレイを高速に再構成できるデバイス,差分光再構成型ゲートアレイの研究を続けている.差分光再構成型ゲートアレイではゲートアレイをビット単位で再構成可能であり,これにより再構成時の照射bit数を削減できる利点がある.一方,ホログラムメモリは一般的に照射ビット数が少なくなると,ビット当たりの光量が増大する特性がある.この増大する特性を利用した光再構成の高速化,同再構成速度下における低消費電力化のアドバンテージを実験的に明らかにする.

CiNii Article

CiNii Books

researchmap

光再構成ゲートアレイの製造不良耐性

日高 亮, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   106 ( 246 )   1 - 5   2006年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,半導体技術の進歩に伴い,製造チップの歩留まりは低下する傾向にある.一般に歩留まりとダイサイズはトレードオフの関係にあり,歩留まりを良くする為にダイサイズを大きくできない問題点がある.我々は,この改善のため,ホログラムを光メモリとして用い,光バスを使用して再構成データをパラレル転送できるデバイス,光再構成ゲートアレイを開発している.本稿では,パラレル転送がもたらすチップ製造不良への耐性,また、ホログラムメモリ単体の不良に対する耐性を実験的に示し,光再構成型ゲートアレイ全体の製造不良耐性を明らかにする.

CiNii Article

CiNii Books

researchmap

液晶ホログラムを用いた光再構成型ゲートアレイ

中田 善之, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム : IEICE technical report   106 ( 246 )   13 - 16   2006年9月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,レーザ光源,光メモリ,ゲートアレイVLSIから構成され,高速な再構成が可能な光再構成型ゲートアレイが開発されている.我々は,この光メモリとして計算機ホログラムの一種である液晶ホログラムを用いた光再構成型ゲートアレイについて研究を進めている.本稿では,この液晶ホログラムを利用した新しい光再構成型ゲートアレイアーキテクチュアについて示す.

CiNii Article

CiNii Books

researchmap

差分光再構成型ゲートアレー

宮野 元嗣, 渡邊 実, 小林 史典

電子情報通信学会論文誌. D, 情報・システム = The IEICE transactions on information and systems (Japanese edition)   89 ( 9 )   1935 - 1942   2006年9月

　詳細を見る

記述言語：日本語   出版者・発行元：社団法人電子情報通信学会  

近年，光を用いることで，電気配線では実現不可能な高速な再構成を可能にした光再構成型ゲートアレーが開発されている．しかし，従来の光再構成型ゲートアレーでは再構成速度が16～20 μsであり，FPGA（Field Programmable Gate Array）に比べて高速ではあるものの，実装回路の動作クロックに近い高速再構成は実現されていなかった．また，頻繁な動的再構成に不可欠となる部分的な再構成が考慮されていなかった．我々は，実装回路の動作クロックに近い高速な再構成が可能で，かつ，任意の区画がビット単位で部分再構成可能な差分型光再構成ゲートアレー（ODRGA: Optically Differential Reconfigurable Gate Array）を提案している．本論文では，まずODRGAの概要，及び任意の部分再構成を可能にする差分型光再構成アーキテクチャを示し，高速光再構成を可能にする光再構成アーキテクチャを示す．そして，試作VLSIチップ単体でナノ秒の光再構成が可能であり，パルスレーザダイオードを用いた光学システムでは，システムレベルの光再構成として世界最高速である220 nsでの高速光再構成が可能であることを示す．そして，将来的に，光学部を改良することで，システムレベルでも，ナノ秒の高速光再構成が可能になることを明らかにする．

CiNii Article

CiNii Books

researchmap

その他リンク： http://hdl.handle.net/10228/4569

位相補間によるPLLの特性改善 : 位相補間回路の最適化

井上 学, 小林 史典, 渡邊 実

電子情報通信学会技術研究報告. CAS, 回路とシステム   105 ( 504 )   13 - 17   2006年1月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

一般にPLL(Phase Locked Loop)は, 入/出力信号の位相を立上りのタイミングで比較する. これに対し, 本研究では, 内部の高速クロックで駆動するカウンタにより入力信号の位相を補間・推定して1周期に何度も位相を比較することのできるPLLを開発し, ジッタ低減および応答性改善に有効であることを確認した. さらに、位相の補間・推定法とその回路構成を見直し, 1周期中の位相の比較回数を増やした場合にも回路規模や動作周波数の悪化を抑えることに成功した.

CiNii Article

CiNii Books

researchmap

複数のVCSELを用いたODRGAの再構成速度改善

宮野 元嗣, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. ICD, 集積回路   105 ( 184 )   67 - 70   2005年7月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年, 高速に再構成可能な光再構成ゲートアレイが開発されている.我々はこれまでの光再構成の機能に加えて, 任意の部分再構成を可能にする差分型光再構成ゲートアレイ(ODRGA)の開発を行っている.本稿では, まず任意の部分再構成を可能にする差分型再構成アーキテクチャを示す.次に今回実験で使用したゲートアレイVLSIの構造およびその仕様について示す.そして, Vertical Cavity Surface Emitting Laser(VCSEL)を複数用いてODRGA-VLSIチップに照射し, 再構成時間の改善を行った結果を示す.

CiNii Article

CiNii Books

researchmap

272ゲート規模ODRGA-VLSIの実装評価

志岐 武宣, 渡邊 実, 小林 史典

映像情報メディア学会技術報告   29 ( 40 )   61 - 65   2005年7月

　詳細を見る

記述言語：日本語   出版者・発行元：映像情報メディア学会  

CiNii Article

CiNii Books

researchmap

PLLジッタ低減のためのオーバ サンプリング位相比較器

井上, 小林 史典, 渡邊 実

電子情報通信学会ソサイエティ大会, 2005   19 - 19   2005年

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

CiNii Article

CiNii Books

researchmap

光再構成型ゲートアレイの再構成回路の評価

藤目 竜二, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. CPSY, コンピュータシステム   104 ( 476 )   11 - 15   2004年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,専用論理回路に近い性能を実現しながらも,その機能をプログラマブルに変えられる再構成可能デバイスが注目されている.そこで,光学メモリ,フォトダイオードを使用して,光による高速再構成を可能にした光再構成型ゲートアレイ(ORGA)を開発している.本デバイスには受光素子とその情報を保持する機能を含めた光再構成回路が必要となるが,その数は莫大となることから,光再構成回路の性能がVLSIシステム全体に影響を及ぼす.本稿では,ROHM社O.35μmCMOSプロセスを用いて,4タイプの光再構成回路の設計を行い,動作速度,実装面積,消費電力の3つの視点から比較評価した結果を報告する.

CiNii Article

CiNii Books

researchmap

差分型光再構成ゲートアレイVLSI

志岐 武宣, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. CPSY, コンピュータシステム   104 ( 476 )   5 - 9   2004年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

FPGAをベースとした再構成可能なプロセッサは、新たな計算パラダイムを開いている。しかし,ダイナミックに再構成する場合,その再構成時間は大きなオーバヘッドとなっていた.そこで,近年では,電気配線では実現不可能な高速再構成を可能とした差分光再構成型ゲートアレイの開発が進められている.本稿では,新しく設計した153ゲート規模の着分光再構成型ゲートアレイVLSIについて報告する.

CiNii Article

CiNii Books

researchmap

パルスレーザーを用いた差分型光再構成ゲートアレイ

宮野 元嗣, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. CPSY, コンピュータシステム   104 ( 476 )   1 - 4   2004年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

近年,再構成デバイスの1つとして,高速に再構成可能な光再構成ゲートアレイが開発されている.我々はこれまでの光再構成の機能に加えて,任意の部分再構成を可能にする差分型光再構成ダートアレイ(ODRGA)の開発を行っている.本稿では,任意の部分再構成を可能にする差分型再構成アーキテクチャを示し,試作したODRGA-VLSIチップの構造を示す.そして,パルスレーザーを用いてODRGA-VLSIチップに照射し,高速な再構成が可能であることを示す.

CiNii Article

CiNii Books

researchmap

0.18μmプロセスによる差分光再構成型ゲートアレイ

渡邊 実, 小林 史典

情報処理学会研究報告システムLSI設計技術（SLDM）   2004 ( 102 )   61 - 66   2004年10月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人情報処理学会  

差分光再構成型ゲートアレイは，FPGA(Field Programmable Gate Array)の一種であるが，回路情報を電気的に書き込むFPGAとは異なり，光学的な書き込みを可能にしたデバイスである．これまでに0.35μmプロセスを用いた差分光再構成型ゲートアレイを開発済みであるが，本稿では，さらに高密度実装した0.18μm高密度差分光再構成型ゲートアレイの設計例について示す．この設計では7.82nm^2のチップに，4個の論理ブロック，5個のスイッチング・マトリックス，16ビットのI/Oビットを実装した．本稿では，再構成回路部，ゲートアレイ部の実装について述べ，受講部に関しては実験結果も示す．This paper presents the design of a high-density optically differential reconfigurable gate array (ODRGA using a 0.18μm - 5 Metal CMOS process technology. ODRGA is a type of Field Programmable Gate Arrays (FPGAs). However, unlike conventional FPGAs, ODRGAs are reconfigured optically using an external optical system. Although ODRGAs have already been fabricated using a 0.35μm - 3 Metal CMOS process technology, their gate-density remains unsatisfactory. For that reason, a new ODRGA-VLSI chip with four logic blocks, five switching matrices, and 16 I/O bits was fabricated on a 7.82mm^2 chip using more advanced process technology. This paper presents the detailed design of a fabricated ODRGA-VLSI chip, the optical reconfiguration circuit, the gate array structure, the CAD layout, and an ODRGA-VLSI chip mounted on an estimation board. This study also includes experimental results regarding the reconfiguration period.

CiNii Article

CiNii Books

researchmap

その他リンク： http://id.nii.ac.jp/1001/00027281/

差分光再構成型ゲートアレイに使用するダイナミック再構成回路

藤目 竜二, 渡邊 実, 小林 史典

電子情報通信学会技術研究報告. ICD, 集積回路   103 ( 510 )   7 - 10   2003年12月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

A new dynamic reconfiguration circuit for Optically Differential Reconfigurable Gate Arrays (ODRGAs) is proposed to reduce the area occupied by its reconfiguration circuit on a VLSI chip. A dynamic circuit technique is partially introduced into our previously proposed reconfiguration circut using a static technique and the implementation area of the circuit is reduced 42% compared with that of a static technique. This paper shows a new dynamic reconfiguration circuit, its layout for 0.35 um CMOS process, and HSPICE simulation results.

CiNii Article

CiNii Books

researchmap

有限な物理量を用いたニューラルネットワーク

渡邊 実, 小林 史典

電子情報通信学会技術研究報告. NC, ニューロコンピューティング   101 ( 735 )   115 - 118   2002年3月

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人電子情報通信学会  

本論文では、有限な物理量を用いたニューラルネットワークモデルの想起演算能力について報告する。ニューラルネットワークモデルの多くでは、ニューロンに与える信号とニューロンからの想起出力はポテンシャルとして扱い、工学的には理想電圧源で実現してきた。有限な物理量を用いたニューラルネットワークでは、この理想電圧源を有限な物理量の電圧源に置き換える。本モデルを用いた想起シミュレーションの結果について報告する。

CiNii Article

CiNii Books

researchmap

2P2-G08 FPGA に対するニューラルネットワークの最適実現法

外枦保 崇, 渡邊 実, 小林 史典

ロボティクス・メカトロニクス講演会講演概要集   2002   115 - 115   2002年

　詳細を見る

記述言語：日本語   出版者・発行元：一般社団法人日本機械学会  

車の自動運転等の実現では, 高速な制御, 画像処理と変化する状況への対応が必要となる。Neural Network (NN) はそのような応用に適していると期待される。我々は有限な物理量を用い, 自己組織化と時系列処理を特徴とするNeural Network (NN) 研究を進めている。このモデルでは想起に繰り返し演算が必要になる為, ハードウエアによる高速化が必須である。本研究ではノイズに影響されない安定的な動作が期待でき, 最新のプロセスを利用できる点からディジタル方式のハードウエアを採用するが, 通常の実現では積和演算回路が大規模になる。そこで, ニューロンモデルのしきい値等の固定パラメータを再構成時のみ可変とすることで回路縮小と演算時間の短縮を行った。本発表では再構成システムを使った可変パラメータアーキテクチャーについて報告する。

CiNii Article

CiNii Books

researchmap