講演・口頭発表等 - 渡邊 実
-
A 62.5 ns holographic reconfiguration for an optically differential reconfigurable gate array
M. Nakajima, M. Watanabe
IEEE International Conference on Field Programmable Technology 2007年12月
-
動的再構成のための配置配線の一手法
日高, 小林,渡邊
電子情報通信学会技術研究報告 2007年11月
-
照射時間を一定としたダイナミック光再構成型ゲートアレイの保持時間の解析
瀬戸,渡邊
電子情報通信学会技術研究報告 2007年10月
-
ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定
瀬戸,渡邊
情報通信学会技術研究報告 2007年10月
-
マルチコンテキスト光再構成型ゲートアレイによる高速動的光再構成
中島,渡邊
電子情報通信学会技術研究報告 2007年10月
-
コンテキスト重ね合わせによる高速光再構成
山口,渡邊
電子情報通信学会技術研究報告 2007年10月
-
A 11,424 gate-count zero-overhead dynamic optically reconfigurable gate array VLSI
M. Watanabe
IEEE International SOC Conference 2007年9月
-
ODRGA-VLSIのゲートアレイ動作時における高速再構成
中島,渡邊
電子情報通信学会技術研究報告 2007年9月
-
マルチコンテキスト光再構成型ゲートアレイ
山口,渡邊
電子情報通信学会技術研究報告 2007年9月
-
Scaling Rule of Optically Differential Reconfigurable Gate Array VLSIs
M. Watanabe, T. Shiki, F. Kobayashi
IEEE International Midwest Symposium on Circuits & Systems 2007年8月
-
272 gate count optically differential reconfigurable gate array VLSI
M. Watanabe, T. Shiki, F. Kobayashi
International Conference on engineering of reconfigurable systems and algorithms 2007年6月
-
Optimization of reconfiguration speed control bits for an Optically Reconfigurable Gate Array
M. Watanabe
International Conference on engineering of reconfigurable systems and algorithms 2007年6月
-
Holographic memory reconfigurable VLSI
M. Watanabe, F. Kobayashi
IEEE International Symposium on Circuits and Systems 2007年5月
-
Power Consumption Reduction Method of Dynamic Optically Reconfigurable Gate Array VLSIs
M. Watanabe, F. Kobayashi
IEEE Symposium on Low-Power and High-Speed Chips 2007年4月
-
A multi-context holographic memory recording system for Optically Reconfigurable Gate Arrays
R. Miyazaki, M. Watanabe, F. Kobayashi
IEEE International Parallel & Distributed Processing Symposium 2007年3月
-
Superimposing technique of reconfiguration contexts
M. Watanabe, F. Kobayashi
ACM/SIGDA International Symposium on Field Programmable Gate Arrays 2007年2月
-
Superimposing technique of reconfiguration contexts for increasing reconfiguration speed
M. Watanabe, F. Kobayashi
Mobile Computing Hardware Architectures Design Symposium 2007年1月
-
A 0.35um CMOS 1,632-gate-count Zero-Overhead Dynamic Optically Reconfigurable Gate Array VLSI
M. Watanabe, F. Kobayashi
Asia and South Pacific Design Automation Conference 2007年1月
-
Optically Reconfigurable Gate Arrays vs.ASICs
M. Watanabe, F. Kobayashi
IEEE Asia Pacific Conference on Circuits and Systems 2006年12月
-
Over-Sampling PLL for Low-Jitter and Responsive Clock Synchronization
M. Inoue, F. Kobayashi, M. Watanabe
IEEE International Symposium on Communications and Information Technologies 2006年10月