特定非営利活動法人パルテノン研究会   運営委員  

2014年 - 現在   

電子情報通信学会リコンフィギャラブルシステム研究会（RECONF）   研究専門委員  

2013年5月 - 2019年6月   

電子情報通信学会リコンフィギャラブルシステム研究会（RECONF）   幹事  

2011年5月 - 2013年5月   

電子情報通信学会リコンフィギャラブルシステム研究会（RECONF）   幹事補佐  

2009年5月 - 2011年5月   

An optically reconfigurable gate array VLSI driven by an unstabilized power supply unit 査読

Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe

2023 IEEE 36th International System-on-Chip Conference (SOCC)   2023年9月

Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI

Kaho Yamada, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

A mono instruction set computer architecture on an optically reconfigurable gate array VLSI

Soma Imai, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Remote monitoring system used in a severe radiation environment

Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Photodiode current range measurement result of an optically reconfigurable gate array VLSI

Sae Goto, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Realization of a wafer-scale VLSI by using optically reconfigurable gate array architecture

Atsushi Takata, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Sequential circuit implementation onto optically reconfigurable gate array VLSI using a ring oscillator

Shintaro Takatsuki, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Evaluation of low-voltage operations of an optically reconfigurable gate array VLSI

Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Design example of a triple modular redundancy ALU, a register file, and a program counter for a processor

Masato Isobe, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

An optically reconfigurable gate array driven by an unstabilized power supply unit

Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe

The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant   2023年8月

Multi-context-scrubbing operation for a 1-bit counter circuit 査読

Kakeru Ando, Minoru Watanabe, Nobuya Watanabe

2023 21st IEEE Interregional NEWCAS Conference (NEWCAS)   2023年6月

Design example of a triple modular redundancy ALU and register-file for RISC-V processors

Masato Isobe, Minoru Watanabe, Nobuya Watanabe

RISC-V Days Tokyo 2023 Summer conference   2023年6月

Multi-context optically reconfigurable gate array system used for fast-neutron experiments 査読

Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka

16TH IEEE DALLAS CIRCUITS AND SYSTEMS CONFERENCE   2023年4月

Total-Ionizing-Dose Tolerance Analysis of a Radiation-Hardened Image Sensor 査読

Daisuke Bamba, Minoru Watanabe, Nobuya Watanabe

2023 IEEE International Conference on Consumer Electronics (ICCE)   2023年1月

Optically reconfigurable gate array VLSI that can support a perfect parallel configuration 査読

Sae Goto, Minoru Watanabe, Nobuya Watanabe

18th IEEE Asia Pacific Conference on Circuits and Systems   2022年11月

Total Dose Tolerance Analysis of an Optically Reconfigurable Gate Array VLSI 査読

Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe

IEEE International Conference on Electronics Circuits and Systems   2022年10月

Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI

Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe

The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant   2022年8月

Optically reconfigurable gate array VLSI without any common signal

Sae Goto, Minoru Watanabe, Nobuya Watanabe

The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant   2022年8月

Convolutional neural network implementation using Vitis AI 査読

Akihiko Ushiroyama, Minoru Watanabe, Nobuya Watanabe, Akira Nagoya

Proc. of the IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC)   365 - 371   2022年1月

SMTプロセッサにおける命令発行時間に基づくフェッチポリシ 査読

長江忠直, 植原陽平, 渡邊誠也

先進的計算基盤システムシンポジウム SACSIS2006 論文集   395 - 402   2006年

ヘテロジニアスな並列計算環境における最適な負荷割当 査読

渡邊誠也

電子情報通信学会論文誌   J88-D-I ( 11 )   1688 - 1695   2005年11月

2線2相式非同期回路用FPGAアーキテクチャ 査読

齋藤誠司, 渡邊誠也, 正木亮

電子情報通信学会論文誌   J86-D-I ( 2 )   108 - 116   2003年2月

データ並列言語における通信最適化のためのコード移動手法 査読

渡邊誠也, 湯淺太一

情報処理学会論文誌   40 ( 3 )   1257 - 1266   1999年3月

データ並列言語における擬似ベクトル処理のための実行方式 査読

渡邊誠也, 横山亮, 湯淺太一

情報処理学会論文誌:プログラミング   39 ( SIG1(PRO1) )   34 - 42   1998年

光再構成型ゲートアレイの放射線試験向けモニタリングシステム

関岡空己, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告   123 ( 191 )   1 - 5   2023年9月

光再構成型ゲートアレイの低電圧動作評価

島村侑希, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告   123 ( 71 )   41 - 45   2023年6月

脈流電源を用いた光再構成型ゲートアレイ

辻野 将, 渡邊 実, 渡邊誠也

情報処理学会第85回全国大会講演論文集   1-57 - 1-58   2023年3月

マルチコンテキストスクラビングによる順序回路実装

安藤 駆, 渡邊 実, 渡邊誠也

情報処理学会第85回全国大会講演論文集   1-47 - 1-48   2023年3月

耐放射線イメージセンサのトータルドーズ耐性

番場大輔, 渡邊 実, 渡邊誠也

第66回宇宙科学技術連合講演会講演集（2F16）   2022年11月

宇宙機器向けマルチコンテキストスクラビング

安藤駆, 渡邊 実, 渡邊誠也

第66回宇宙科学技術連合講演会講演集（2F14）   2022年11月

完全並列構成が可能な光再構成型ゲートアレイVLSI

後藤彩絵, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告   122 ( 60 )   32 - 36   2022年6月

光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験

山田果歩, 岡﨑武志, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告   122 ( 60 )   37 - 40   2022年6月

FSLによる3値化CNNのFPGA実装

尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実

第47回パルテノン研究会資料集   1 - 8   2021年12月

Vitis AI を用いたCNN実装

後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実

電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告   121 ( 175 )   13 - 18   2021年9月

SIMD命令利用による多倍長精度演算ライブラリの高性能化の検討

番場大輔, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会資料集   39 - 40   2020年12月

CNNの実装によるFPGA利用環境Vitisの評価

後山晃彦, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会資料集   35 - 38   2020年12月

差分進化アルゴリズムのFPGAへの実装

石田亘希, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会資料集   33 - 34   2020年12月

簡潔な設計記述を可能とするHDL Spiralの提案とその処理系の実装

大西創也, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会資料集   3 - 14   2020年12月

自動走行ロボットにおけるROSノードのFPGA実装の検討

安藤 駆, 小林佳樹, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会資料集   49 - 50   2020年12月

3値化CNNハードウェアのFPGA実装に関する検討

尾崎洸人, 渡邊誠也, 名古屋 彰

2020年度（第71回）電気・情報関連学会中国支部連合大会 講演論文集, R20-19-01-04   2020年10月

ZytleBotをベースとした自動走行ロボットの開発（チーム名: OU Nagoya-Lab）

小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰

第9回相磯秀夫杯FPGAデザインコンテスト   2020年10月

MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価

今井颯真, 渡邊実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会（デザインガイア2023ーVLSI設計の新しい大地ー）  2023年11月17日 

液晶ホログラフィックメモリを持つ耐放射線光再構成型ゲートアレイへの並列構成試験

後藤彩絵, 渡邊実, 荻原昭文, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会（デザインガイア2023ーVLSI設計の新しい大地ー）  2023年11月17日 

光再構成型ゲートアレイVLSIのγ線による放射線劣化特性の評価

山田果歩, 渡邊 実, 渡邊誠也

第67回宇宙科学技術連合講演会  2023年10月19日 

Optically reconfigurable gate array VLSI that can support a perfect parallel configuration

Sae Goto, Minoru Watanabe, Nobuya Watanabe

2022 IEEE the 18th Asia Pacific Conference on Circuit and Systems (APCCAS 2022)  2022年11月13日 

Optically reconfigurable gate array VLSI without any common signal

Sae Goto, Minoru Watanabe, Nobuya Watanabe

The 6th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Station  2022年8月29日 

Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI

Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe

The 6th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Station  2022年8月29日 

完全並列構成が可能な光再構成型ゲートアレイVLSI

後藤彩絵, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会  2022年6月7日 

FSLによる3値化CNNのFPGA実装

尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実

第47回パルテノン研究会  2021年12月25日  特定非営利活動法人パルテノン研究会

Vitis AI を用いたCNN実装

後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実

電子情報通信学会リコンフィギャラブルシステム研究会  2021年9月10日  電子情報通信学会

SIMD命令利用による多倍長精度演算ライブラリの高性能化の検討

番場大輔, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会  特定非営利活動法人パルテノン研究会

簡潔な設計記述を可能とするHDL Spiralの提案とその処理系の実装

大西創也, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会  特定非営利活動法人パルテノン研究会

CNNの実装によるFPGA利用環境Vitisの評価

後山晃彦, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会  特定非営利活動法人パルテノン研究会

自動走行ロボットにおけるROSノードのFPGA実装の検討

安藤 駆, 小林佳樹, 渡邊誠也, 名古屋 彰

第46回パルテノン研究会  特定非営利活動法人パルテノン研究会

ZytleBotをベースとした自動走行ロボットの開発（チーム名: OU Nagoya-Lab）

小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰

第9回相磯秀夫杯FPGAデザインコンテスト  電子情報通信学会 リコンフィギャラブルシステム研究専門委員会

3値化CNNハードウェアのFPGA実装に関する検討

尾崎洸人, 渡邊誠也, 名古屋 彰

2020年度（第71回）電気・情報関連学会中国支部連合大会  電気・情報関連学会各中国支部

ハードウェア記述言語FSLへのクラス記述の実装

大西創也, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

異種プロセッサ環境における並列プログラミング手法の検討

林 卓哉, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

RISC-Vへのカスタム命令の実装と評価

今井信志, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

プログラマブルSoC向けの高位合成による量子化CNNの実装と評価

後山晃彦, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

FSLによる2値化CNNのFPGA実装の高性能化

赤木勇統, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

Pythonからの高位合成によるCNNハードウェアの設計

片山智宙, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

2値化CNNのハードウェア化における設計手法の比較

安井寛貴, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

粒子群最適化法のマルチコアCPUによる高速化の検討

尾崎洸人, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

ハードウェア記述言語FSLにおける手続き記述手法の拡張

中村一歩, 渡邊誠也, 名古屋 彰

第45回パルテノン研究会 

RISC-VプロセッサのFSLを用いた実装と評価

大西創也, 渡邊誠也, 名古屋 彰

情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019）  2019年9月4日  情報処理学会／電子情報通信学会

RISC-Vへのカスタム命令の実装と評価

今井信志, 渡邊誠也, 名古屋 彰

情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019）  2019年9月3日  情報処理学会／電子情報通信学会

異種プロセッサ環境における並列プログラミング手法の提案

林 卓哉, 渡邊誠也, 名古屋 彰

情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019）  2019年9月3日  情報処理学会／電子情報通信学会

GPGPU向けプログラミング環境の比較評価

小森遼太, 渡邊誠也, 名古屋 彰

情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019）  2019年9月3日  情報処理学会／電子情報通信学会

RISC-Vへのカスタム命令実装手法の検討

今井信志, 渡邊誠也, 須山敬之, 名古屋 彰

電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション  2019年3月19日  電子情報通信学会

ハードウェア記述言語FSLにおける手続き記述手法の拡張

中村一歩, 渡邊誠也, 名古屋 彰

電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション  電子情報通信学会

水晶発信器を用いない光再構成型ゲートアレイへの順序回路の実装

髙月 信太朗, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会  2023年9月14日 

光再構成型ゲートアレイの放射線試験向けモニタリングシステム

関岡空己, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会  2023年9月14日 

Realization of a wafer-scale VLSI by using optically reconfigurable gate array architecture

Atsushi Takata, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Design example of a triple modular redundancy ALU, a register file, and a program counter for a processor

Masato Isobe, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Remote monitoring system used in a severe radiation environment

Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Evaluation of low-voltage operations of an optically reconfigurable gate array VLSI

Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

An optically reconfigurable gate array driven by an unstabilized power supply unit

Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Photodiode current range measurement result of an opptically reconfigurable gate array VLSI

Sae Goto, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI

Kaho Yamada, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

A mono instruction set computer architecture on an optically reconfigurable gate array VLSI

Soma Imai, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Sequential circuit implementation onto optically reconfigurable gate array VLSI using a ring oscillator

Shintaro Takatsuki, Minoru Watanabe, Nobuya Watanabe

The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station  2023年8月28日 

Multi-context-scrubbing operation for a 1-bit counter circuit

Kakeru Ando, Minoru Watanabe, Nobuya Watanabe

21st IEEE Interregional NEWCAS Conference - An IEEE CAS Society Interregional Flagship Conference  2023年6月28日 

Design example of a triple modular redundancy ALU and a register file for RISC-V processors

Masato Isobe, Minoru Watanabe, Nobuya Watanabe

RISC-V Day Tokyo 2023 Summer  2023年6月20日 

光再構成型ゲートアレイの低電圧動作評価

島村侑希, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会  2023年6月9日 

Multi-context optically reconfigurable gate array system used for fast-nuetron experiments

Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka

16th IEEE Dallas Circuits and Systems Conference (DCAS)  2023年4月15日 

脈流電源を用いた光再構成型ゲートアレイ

辻野 将, 渡邊 実, 渡邊誠也

情報処理学会第85回全国大会  2023年3月3日 

マルチコンテキストスクラビングによる順序回路実装

安藤 駆, 渡邊 実, 渡邊誠也

2023年3月2日 

Total-Ionizing-Dose Tolerance Analysis of a Radiation-Hardened Image Sensor

Daisuke Bamba, Minoru Watanabe, Nobuya Watanabe

IEEE 41st International Conference on Consumer Electronics (ICCE)  2023年1月 

宇宙機器向けマルチコンテキストスクラビング

安藤 駆, 渡邊 実, 渡邊誠也

第66回宇宙科学技術連合講演会  2022年11月2日 

耐放射線イメージセンサのトータルドーズ耐性

番場大輔, 渡邊 実, 渡邊誠也

第66回宇宙科学技術連合講演会  2022年11月2日 

Total Dose Tolerance Analysis of an Optically Reconfigurable Gate Array VLSI

Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe

29th IEEE International Conference on Electronics Circuits and Systems  2022年10月25日 

光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験

山田果歩, 岡崎武志, 渡邊 実, 渡邊誠也

電子情報通信学会リコンフィギャラブルシステム研究会  2022年6月7日 

Convolutional neural network implementation using Vitas AI

Akihiko Ushiroyama, Minoru Watanabe, Nobuya Watanabe

The IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC)  2022年1月28日 

FSLによる3値化CNNのFPGA実装

尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実

第47回パルテノン研究会  2021年12月25日 

Vitis AI を用いたCNN実装

後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実

電子情報通信学会リコンフィギャラブルシステム研究会  2021年9月10日 

ハードウェア記述言語FSLにおける手続き記述手法の拡張,

中村一歩, 渡邊誠也, 名古屋 彰

電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション  2019年3月19日 

任意精度の浮動小数点演算器のSFL記述自動生成ツール

佐藤佑己, 渡邊誠也, 名古屋 彰

第44回パルテノン研究会  2018年12月26日 

GPUを有する計算器向けプログラミング環境の比較評価

小森遼太, 渡邊誠也, 名古屋 彰

第44回パルテノン研究会  2018年12月26日 

RISC-VプロセッサのFSLによる実装と評価

大西創也, 渡邊誠也, 名古屋 彰

第44回パルテノン研究会  2018年12月26日 

Intel HLS Compilerを用いたハードウェア設計手法の評価

宮地航太, 渡邊誠也, 名古屋 彰

第44回パルテノン研究会  2018年12月26日 

OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法

林 卓哉, 渡邊誠也, 名古屋 彰

平成30年度（第69回）電気・情報関連学会中国支部連合大会  2018年10月20日 

SoC型FPGA向けウイルス検出エンジンのハードウェア実装

安井寛貴, 渡邊誠也, 名古屋 彰

平成30年度（第69回）電気・情報関連学会中国支部連合大会  2018年10月20日 

任意精度演算器のSFL記述の自動生成に関する研究

佐藤佑己, 渡邊誠也, 名古屋 彰

電子情報通信学会 2017年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション  2018年3月20日 

Intel HLS Compilerを用いた画像処理ハードウェア設計に関する検討

宮地航太, 渡邊誠也, 名古屋 彰

電子情報通信学会 2017年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション  2018年3月20日 

プログラマブルSoC向けの高位合成によるCNN設計手法に関する研究

津田輝一, 渡邊誠也, 名古屋 彰

第43回パルテノン研究会  2017年12月26日 

ハードウェア記述言語FSLの拡張に関する研究

三木啓輔, 渡邊誠也, 名古屋 彰

第43回パルテノン研究会  2017年12月26日 

高位合成系Synthesijerによるハードウェア設計の評価

中村一歩, 渡邊誠也, 名古屋 彰

第43回パルテノン研究会  2017年12月26日 

FSL - A Sophisticated Hardware Description Lnaguage Inheriting Design Philosophy of SFL

2017 Taiwan and Japan Conference on Circuits and Systems (TJCAS 2017)  2017年8月22日 

Scala記述のOpenCLカーネルからのハードウェア記述生成手法の検討

渡邊誠也, 名古屋 彰

第42回パルテノン研究会  2016年12月17日 

ハードウェア記述言語FSLの処理系におけるSFL Backendの実装

三木啓輔, 渡邊誠也, 名古屋 彰

平成28年度（第67回）電気・情報関連学会中国支部連合大会  2016年10月22日 

ハードウェア記述言語SFLからVerilog HDLへの変換系「SFLコンパイラ」の設計と実装

渡邊誠也, 名古屋 彰

第41回パルテノン研究会  2015年12月25日 

ハードウェア記述言語FSLからSFLへの変換系の実装

三木啓輔, 渡邊誠也, 名古屋 彰

第41回パルテノン研究会  2015年12月25日 

SFLの設計思想と言語機能を受け継いだ新たなハードウェア記述言語FSL

渡邊誠也, 名古屋 彰

第41回パルテノン研究会  2015年12月25日 

オブジェクト指向／関数型言語をベースとするハードウェア記述言語FSLの設計

渡邊誠也, 名古屋 彰

電子情報通信学会リコンフィギャラブルシステム研究会  2015年9月18日 

Javaで実装したプロセッサシミュレータ

渡邊誠也

先進的計算基盤システムシンポジウム SACSIS2006 論文集  2006年5月23日 

優秀プレゼンテーション賞

2021年12月   特定非営利活動法人パルテノン研究会   FSLによる3値化CNNのFPGA実装

尾崎洸人

優秀プレゼンテーション賞

2020年12月   特定非営利活動法人パルテノン研究会   CNNの実装によるFPGA利用環境Vitisの評価

後山晃彦

準優勝

2020年9月   電子情報通信学会リコンフィギャラブルシステム研究専門委員会   第9回相磯秀夫杯FPGAデザインコンテスト（課題: FPGAによる自動車の自動走行）

小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰

情報工学実験A (ハードウェア) （2023年度） 第１学期  - 月3～7,木3～7

情報工学実験Ａ（ハードウェア） （2023年度） 第１学期  - 月3～7,木3～7

技術英語 （2023年度） 後期  - その他

技術英語 （情報系） （2023年度） 後期  - その他

特別研究 （2023年度） その他  - その他

表現技法1（情報系） （2023年度） 前期  - その他

表現技法2（情報系） （2023年度） 後期  - その他

表現技法１ （2023年度） 前期  - その他

表現技法２ （2023年度） 後期  - その他

電子情報システム工学特別研究 （2023年度） 通年  - その他

コンパイラ （2022年度） 第３学期  - 月5～6,金1～2

コンパイラ （2022年度） 第３学期  - 月5～6,金1～2

コンパイラ （2022年度） 第３学期  - 月5～6,金1～2

情報工学実験A (ハードウェア) （2022年度） 第１学期  - 月3～7,木3～7

技術英語 （2022年度） 後期  - その他

表現技法１ （2022年度） 前期  - その他

表現技法２ （2022年度） 後期  - その他

電子情報システム工学特別研究 （2022年度） 通年  - その他

コンパイラ （2021年度） 第３学期  - 月5,月6,金1,金2

コンパイラ （2021年度） 第３学期  - 月5,月6,金1,金2

コンパイラ （2021年度） 第３学期  - 月5,月6,金1,金2

情報工学実験A (ハードウェア) （2021年度） 第１学期  - 月3,月4,月5,月6,月7,木3,木4,木5,木6,木7

技術英語 （2021年度） 後期  - その他

表現技法１ （2021年度） 前期  - その他

表現技法２ （2021年度） 後期  - その他

電子情報システム工学特別研究 （2021年度） 通年  - その他

コンパイラ （2020年度） 第３学期  - 月5,月6,金1,金2

コンパイラ （2020年度） 第３学期  - 月5,月6,金1,金2

コンパイラ （2020年度） 第３学期  - 月5,月6,金1,金2

情報工学実験A (ハードウェア) （2020年度） 第１学期  - 月3,月4,月5,月6,木3,木4,木5,木6

情報工学実験第一 （2020年度） 第１学期  - 月3,月4,月5,月6,木3,木4,木5,木6

技術英語 （2020年度） 後期  - その他

表現技法１ （2020年度） 前期  - その他

表現技法２ （2020年度） 後期  - その他

電子情報システム工学特別研究 （2020年度） 通年  - その他