Organization
Faculty of Environmental, Life, Natural Science and Technology Assistant Professor
Position
Assistant Professor
Homepage
External link
WATANABE Nobuya
Degree
-
Doctor (Eingineering) ( 1999.9 Toyohashi University of Technology )
Research Interests
-
Programming Language System
-
Parallel Processing
-
Hardware Design System
-
Computer Architecture
-
Reconfigurable System
-
FPGA
-
ハードウェア設計自動化
-
言語処理系
Research Areas
-
Informatics / Computer system / Reconfigurable System
Education
-
Toyohashi University of Technology 大学院 工学研究科 電子・情報工学専攻
1995.4 - 1998.5
-
Toyohashi University of Technology 大学院 工学研究科 情報工学専攻
1993.4 - 1995.3
-
Toyohashi University of Technology 工学部 情報工学課程
1991.4 - 1993.3
Research History
-
Okayama University Faculty of Environment, Life, Natural Science and Technology Assistant Professor
2023.4
Country：Japan
-
Okayama University Academic Field of Natural Science and Technology, Academic Research Assembly Assistant Professor
2021.4 - 2023.3
Country：Japan
-
Okayama University 大学院自然科学研究科 産業創成工学専攻 Assistant Professor
2007.4 - 2021.3
-
Okayama University 大学院自然科学研究科 産業創成工学専攻 Research Assistant
2005.4 - 2007.3
-
Okayama University Faculty of Engineering Research Assistant
1998.6 - 2005.3
Professional Memberships
-
JAPAN SOCIETY FOR SOFTWARE SCIENCE AND TECHNOLOGY
-
THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS
-
INFORMATION PROCESSING SOCIETY OF JAPAN
-
特定非営利活動法人パルテノン研究会
-
IEEE
Committee Memberships
-
The International Conference on Field-Programmable Technology (FPT'22) FPGA Design Competition Local Support Member
2022.12
Committee type：Other
-
第11回相磯秀夫杯FPGAデザインコンテスト（2022）実行委員会委員
2022.9
Committee type：Other
-
The International Conference on Field-Programmable Technology (FPT'21) FPGA Design Competition Local Support Member
2021.12
Committee type：Academic society
-
第10回相磯秀夫杯FPGAデザインコンテスト（2021） 委員
2021.10
Committee type：Academic society
-
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2018) Technical Program Committee, Logic Level Design Subcommittee
2017 - 2018
Committee type：Other
-
特定非営利活動法人パルテノン研究会 運営委員
2014
Committee type：Academic society
-
電子情報通信学会リコンフィギャラブルシステム研究会（RECONF） 研究専門委員
2013.5 - 2019.6
Committee type：Academic society
-
電子情報通信学会リコンフィギャラブルシステム研究会（RECONF） 幹事
2011.5 - 2013.5
Committee type：Academic society
-
電子情報通信学会リコンフィギャラブルシステム研究会（RECONF） 幹事補佐
2009.5 - 2011.5
Committee type：Academic society
Papers
-
Voltage Range Evaluation of An Optically Reconfigurable Gate Array VLSI
Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe
2024 IEEE 35th International Conference on Application-specific Systems, Architectures and Processors (ASAP) 239 - 240 2024.7
-
Wafer Scale VLSI Realization Using Programmable Architecture Reviewed
Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 205 - 206 2024.1
-
Application Design System for High-Speed Dynamically Reconfigurable Gate Arrays Reviewed
Nobuya Watanabe, Ryoya Ishitani, Minoru Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 1480 - 1485 2024.1
-
Remote Monitoring System for Optically Reconfigurable Gate Arrays Under Radiation Environments Reviewed
Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 907 - 908 2024.1
-
Parallel Configuration Experiment for a Radiation-Hardened Optically Reconfigurable Gate Array with a Holographic Polymer-Dispersed Liquid Crystal Memory Reviewed
Sae Goto, Minoru Watanabe, Akifumi Ogiwara, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 905 - 906 2024.1
-
Optical multi-context scrubbing operation on a redundant system Reviewed
Kakeru Ando, Minoru Watanabe, Nobuya Watanabe
Optics Express 31 ( 23 ) 38529 - 35539 2023.10
-
An optically reconfigurable gate array VLSI driven by an unstabilized power supply unit Reviewed
Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe
2023 IEEE 36th International System-on-Chip Conference (SOCC) 2023.9
-
Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI
Kaho Yamada, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
A mono instruction set computer architecture on an optically reconfigurable gate array VLSI
Soma Imai, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Remote monitoring system used in a severe radiation environment
Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Photodiode current range measurement result of an optically reconfigurable gate array VLSI
Sae Goto, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Realization of a wafer-scale VLSI by using optically reconfigurable gate array architecture
Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Sequential circuit implementation onto optically reconfigurable gate array VLSI using a ring oscillator
Shintaro Takatsuki, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Evaluation of low-voltage operations of an optically reconfigurable gate array VLSI
Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Design example of a triple modular redundancy ALU, a register file, and a program counter for a processor
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
An optically reconfigurable gate array driven by an unstabilized power supply unit
Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe
The seventh International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Plant 2023.8
-
Multi-context-scrubbing operation for a 1-bit counter circuit Reviewed
Kakeru Ando, Minoru Watanabe, Nobuya Watanabe
2023 21st IEEE Interregional NEWCAS Conference (NEWCAS) 2023.6
-
Design example of a triple modular redundancy ALU and register-file for RISC-V processors
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
RISC-V Days Tokyo 2023 Summer conference 2023.6
-
Multi-context optically reconfigurable gate array system used for fast-neutron experiments Reviewed
Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka
16TH IEEE DALLAS CIRCUITS AND SYSTEMS CONFERENCE 2023.4
-
Total-Ionizing-Dose Tolerance Analysis of a Radiation-Hardened Image Sensor Reviewed
Daisuke Bamba, Minoru Watanabe, Nobuya Watanabe
2023 IEEE International Conference on Consumer Electronics (ICCE) 2023.1
-
Optically reconfigurable gate array VLSI that can support a perfect parallel configuration Reviewed
Sae Goto, Minoru Watanabe, Nobuya Watanabe
18th IEEE Asia Pacific Conference on Circuits and Systems 2022.11
-
Total Dose Tolerance Analysis of an Optically Reconfigurable Gate Array VLSI Reviewed
Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
IEEE International Conference on Electronics Circuits and Systems 2022.10
-
Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI
Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant 2022.8
-
Optically reconfigurable gate array VLSI without any common signal
Sae Goto, Minoru Watanabe, Nobuya Watanabe
The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant 2022.8
-
Convolutional neural network implementation using Vitis AI Reviewed
Akihiko Ushiroyama, Minoru Watanabe, Nobuya Watanabe, Akira Nagoya
Proc. of the IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC) 365 - 371 2022.1
-
SMTプロセッサにおける命令発行時間に基づくフェッチポリシ Reviewed
長江忠直, 植原陽平, 渡邊誠也
先進的計算基盤システムシンポジウム SACSIS2006 論文集 395 - 402 2006
-
An Optimal Load Allocation on Heterogeneous Parallel Environments Reviewed
WATANABE Nobuya
The IEICE transactions on information systems Pt. 1 J88-D-I ( 11 ) 1688 - 1695 2005.11
-
An Architecture of FPGA for Dual-Rail Two-Phase Asynchronous Circuits Reviewed
SAITO Seiji, WATANABE Nobuya, MASAKI Akira
The Transactions of the Institute of Electronics,Information and Communication Engineers. J86-D-I ( 2 ) 108 - 116 2003.2
-
データ並列言語における通信最適化のためのコード移動手法 Reviewed
渡邊誠也, 湯淺太一
情報処理学会論文誌 40 ( 3 ) 1257 - 1266 1999.3
-
An Execution Method of Data-parallel Languages for Pseudo Vector Processing Reviewed
WATANABE NOBUYA, YOKOYAMA RYO, YUASA TAIICHI
39 ( SIG1(PRO1) ) 34 - 42 1998
MISC
-
液晶ホログラフィックメモリを持つ耐放射線光再構成型ゲートアレイへの並列構成試験
後藤彩絵, 渡邊 実, 荻原昭文, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 261 ) 209 - 214 2023.11
-
光再構成アーキテクチャを用いたウエハースケールVLSIの実現性
高田睦士, 渡邊 実, 渡邊 誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 261 ) 205 - 208 2023.11
-
MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価
今井颯真, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 261 ) 227 - 230 2023.11
-
光再構成型ゲートアレイVLSIのγ線による放射線劣化特性の評価
山田果歩, 渡邊 実, 渡邊誠也
第67回宇宙科学技術連合講演会講演集 JSASS-2023-40740 2023.10
-
水晶発信器を用いない光再構成型ゲートアレイへの順序回路の実装
髙月 信太朗, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 191 ) 6 - 10 2023.9
-
光再構成型ゲートアレイの放射線試験向けモニタリングシステム
関岡空己, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 191 ) 1 - 5 2023.9
-
光再構成型ゲートアレイの低電圧動作評価
島村侑希, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 123 ( 71 ) 41 - 45 2023.6
-
脈流電源を用いた光再構成型ゲートアレイ
辻野 将, 渡邊 実, 渡邊誠也
情報処理学会第85回全国大会講演論文集 1-57 - 1-58 2023.3
-
マルチコンテキストスクラビングによる順序回路実装
安藤 駆, 渡邊 実, 渡邊誠也
情報処理学会第85回全国大会講演論文集 1-47 - 1-48 2023.3
-
宇宙機器向けマルチコンテキストスクラビング
安藤駆, 渡邊 実, 渡邊誠也
第66回宇宙科学技術連合講演会講演集（2F14） 2022.11
-
耐放射線イメージセンサのトータルドーズ耐性
番場大輔, 渡邊 実, 渡邊誠也
第66回宇宙科学技術連合講演会講演集（2F16） 2022.11
-
完全並列構成が可能な光再構成型ゲートアレイVLSI
後藤彩絵, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 122 ( 60 ) 32 - 36 2022.6
-
光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験
山田果歩, 岡﨑武志, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 122 ( 60 ) 37 - 40 2022.6
-
FSLによる3値化CNNのFPGA実装
尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実
第47回パルテノン研究会資料集 1 - 8 2021.12
-
Vitis AI を用いたCNN実装
後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実
電子情報通信学会リコンフィギャラブルシステム研究会技術研究報告 121 ( 175 ) 13 - 18 2021.9
-
SIMD命令利用による多倍長精度演算ライブラリの高性能化の検討
番場大輔, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会資料集 39 - 40 2020.12
-
CNNの実装によるFPGA利用環境Vitisの評価
後山晃彦, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会資料集 35 - 38 2020.12
-
差分進化アルゴリズムのFPGAへの実装
石田亘希, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会資料集 33 - 34 2020.12
-
簡潔な設計記述を可能とするHDL Spiralの提案とその処理系の実装
大西創也, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会資料集 3 - 14 2020.12
-
自動走行ロボットにおけるROSノードのFPGA実装の検討
安藤 駆, 小林佳樹, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会資料集 49 - 50 2020.12
-
3値化CNNハードウェアのFPGA実装に関する検討
尾崎洸人, 渡邊誠也, 名古屋 彰
2020年度（第71回）電気・情報関連学会中国支部連合大会 講演論文集, R20-19-01-04 2020.10
-
ZytleBotをベースとした自動走行ロボットの開発（チーム名: OU Nagoya-Lab）
小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰
第9回相磯秀夫杯FPGAデザインコンテスト 2020.10
Presentations
-
Application Design System for High-Speed Dynamically Reconfigurable Gate Arrays
Nobuya Watanabe, Ryoya Ishitani, Minoru Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 2024.1.8
-
Parallel Configuration Experiment for a Radiation-Hardened Optically Reconfigurable Gate Array with a Holographic Polymer-Dispersed Liquid Crystal Memory
Sae Goto, Minoru Watanabe, Akifumi Ogiwara, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 2024.1.7
-
Remote Monitoring System for Optically Reconfigurable Gate Arrays Under Radiation Environments
Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 2024.1.7
-
Wafer Scale VLSI Realization Using Programmable Architecture
Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
IEEE 42nd International Conference on Consumer Electronics (ICCE 2024) 2024.1.6
-
光再構成アーキテクチャを用いたウエハースケールVLSIの実現性
高田睦士, 渡邊実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会（デザインガイア2023ーVLSI設計の新しい大地ー） 2023.11.17
-
MISCプロセッサの光再構成型ゲートアレイVLSIへの実装と最大動作周波数評価
今井颯真, 渡邊実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会（デザインガイア2023ーVLSI設計の新しい大地ー） 2023.11.17
-
液晶ホログラフィックメモリを持つ耐放射線光再構成型ゲートアレイへの並列構成試験
後藤彩絵, 渡邊実, 荻原昭文, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会（デザインガイア2023ーVLSI設計の新しい大地ー） 2023.11.17
-
光再構成型ゲートアレイVLSIのγ線による放射線劣化特性の評価
山田果歩, 渡邊 実, 渡邊誠也
第67回宇宙科学技術連合講演会 2023.10.19
-
Optically reconfigurable gate array VLSI that can support a perfect parallel configuration
Sae Goto, Minoru Watanabe, Nobuya Watanabe
2022 IEEE the 18th Asia Pacific Conference on Circuit and Systems (APCCAS 2022) 2022.11.13
-
Optically reconfigurable gate array VLSI without any common signal
Sae Goto, Minoru Watanabe, Nobuya Watanabe
The 6th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Station 2022.8.29
-
Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI
Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
The 6th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Power Station 2022.8.29
-
完全並列構成が可能な光再構成型ゲートアレイVLSI
後藤彩絵, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2022.6.7
-
尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実
第47回パルテノン研究会 2021.12.25 特定非営利活動法人パルテノン研究会
-
後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実
電子情報通信学会リコンフィギャラブルシステム研究会 2021.9.10 電子情報通信学会
-
SIMD命令利用による多倍長精度演算ライブラリの高性能化の検討
番場大輔, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会 特定非営利活動法人パルテノン研究会
-
簡潔な設計記述を可能とするHDL Spiralの提案とその処理系の実装
大西創也, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会 特定非営利活動法人パルテノン研究会
-
CNNの実装によるFPGA利用環境Vitisの評価
後山晃彦, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会 特定非営利活動法人パルテノン研究会
-
自動走行ロボットにおけるROSノードのFPGA実装の検討
安藤 駆, 小林佳樹, 渡邊誠也, 名古屋 彰
第46回パルテノン研究会 特定非営利活動法人パルテノン研究会
-
ZytleBotをベースとした自動走行ロボットの開発（チーム名: OU Nagoya-Lab）
小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰
第9回相磯秀夫杯FPGAデザインコンテスト 電子情報通信学会 リコンフィギャラブルシステム研究専門委員会
-
3値化CNNハードウェアのFPGA実装に関する検討
尾崎洸人, 渡邊誠也, 名古屋 彰
2020年度（第71回）電気・情報関連学会中国支部連合大会 電気・情報関連学会各中国支部
-
ハードウェア記述言語FSLへのクラス記述の実装
大西創也, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
異種プロセッサ環境における並列プログラミング手法の検討
林 卓哉, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
RISC-Vへのカスタム命令の実装と評価
今井信志, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
プログラマブルSoC向けの高位合成による量子化CNNの実装と評価
後山晃彦, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
FSLによる2値化CNNのFPGA実装の高性能化
赤木勇統, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
Pythonからの高位合成によるCNNハードウェアの設計
片山智宙, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
2値化CNNのハードウェア化における設計手法の比較
安井寛貴, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
粒子群最適化法のマルチコアCPUによる高速化の検討
尾崎洸人, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
ハードウェア記述言語FSLにおける手続き記述手法の拡張
中村一歩, 渡邊誠也, 名古屋 彰
第45回パルテノン研究会
-
RISC-VプロセッサのFSLを用いた実装と評価
大西創也, 渡邊誠也, 名古屋 彰
情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019） 2019.9.4 情報処理学会／電子情報通信学会
-
RISC-Vへのカスタム命令の実装と評価
今井信志, 渡邊誠也, 名古屋 彰
情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019） 2019.9.3 情報処理学会／電子情報通信学会
-
異種プロセッサ環境における並列プログラミング手法の提案
林 卓哉, 渡邊誠也, 名古屋 彰
情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019） 2019.9.3 情報処理学会／電子情報通信学会
-
GPGPU向けプログラミング環境の比較評価
小森遼太, 渡邊誠也, 名古屋 彰
情報処理学会／電子情報通信学会 第18回情報科学技術フォーラム（FIT 2019） 2019.9.3 情報処理学会／電子情報通信学会
-
RISC-Vへのカスタム命令実装手法の検討
今井信志, 渡邊誠也, 須山敬之, 名古屋 彰
電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション 2019.3.19 電子情報通信学会
-
ハードウェア記述言語FSLにおける手続き記述手法の拡張
中村一歩, 渡邊誠也, 名古屋 彰
電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション 電子情報通信学会
-
Triple modular redundant RISC-V processor on a Cyclone V FPGA
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
A 4-bit counter implementation on a repairable FPGA
Ryota Hosoya, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
A ring oscillator implementation onto an optically reconfigurable gate array VLSI
Shintaro Takatsuki, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
Realization of a huge-scale radiation-hardened optically reconfigurable gate array VLSI
Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
Optically reconfigured gate array VLSI with a triple-modular redundant optical configuration circuit
Kiyoto Yonechi, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
Implementation of a Mono Instruction Set Computer on a radiation-hardened optically reconfigurable gate array
Soma Imai, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
Clock distribution exploiting switching matrices on an optically reconfigured gate array
Ayumu Ogura, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
Triple modular redundant serial communication circuit used in a severe radiation environment
Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe
International Topical Workshop on Fukushima-Daiichi Decommissioning Research 2024 (FDR2024) 2024.10.12
-
耐放射線光再構成型ゲートアレイを用いた長距離通信
関岡空己, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2024.9.18
-
Holographic memory optimization method for an Optically reconfigurable gate array
Takumi Fukumoto, Minoru Watanabe, Nobuya Watanabe
The 8th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2024.8.26
-
リペアラブル耐放射線FPGAへの回路実装
細谷亮太, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2024.8.8
-
光再構成型ゲートアレイVLSIにおけるスイッチングマトリクスを利用したクロック分配法
小倉歩武, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2024.8.8
-
A triple modular redundant RISC-V processor on a Cyclone V FPGA
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
RISC-V Day Tokyo 2024 Summer 2024.8.1
-
Voltage range evaluation of an optically reconfigurable gate array VLSI
Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe
35th IEEE International Conference on Application-specific System, Architecture and Processors (ASAP 2024) 2024.7.26
-
脈流電圧で動作可能な光再構成型ゲートアレイ
辻野 将, 渡邊 実, 渡邊誠也
日本光学会 情報フォトニクス研究討論会2024 2024.7.2
-
3重構成回路を持つ光再構成型ゲートアレイVLSI
米地 巨豊, 渡邊 実, 渡邊 誠也
情報処理学会 第86回全国大会 2024.3.15
-
水晶発信器を用いない光再構成型ゲートアレイへの順序回路の実装
髙月 信太朗, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2023.9.14
-
光再構成型ゲートアレイの放射線試験向けモニタリングシステム
関岡空己, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2023.9.14
-
Realization of a wafer-scale VLSI by using optically reconfigurable gate array architecture
Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Sequential circuit implementation onto optically reconfigurable gate array VLSI using a ring oscillator
Shintaro Takatsuki, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
A mono instruction set computer architecture on an optically reconfigurable gate array VLSI
Soma Imai, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Design example of a triple modular redundancy ALU, a register file, and a program counter for a processor
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Remote monitoring system used in a severe radiation environment
Utsuki Sekioka, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Evaluation of low-voltage operations of an optically reconfigurable gate array VLSI
Yuki Shimamura, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
An optically reconfigurable gate array driven by an unstabilized power supply unit
Masashi Tsujino, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Photodiode current range measurement result of an opptically reconfigurable gate array VLSI
Sae Goto, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI
Kaho Yamada, Minoru Watanabe, Nobuya Watanabe
The 7th International Forum on the Decommissioning of the Fukushima Daiichi Nuclear Station 2023.8.28
-
Multi-context-scrubbing operation for a 1-bit counter circuit
Kakeru Ando, Minoru Watanabe, Nobuya Watanabe
21st IEEE Interregional NEWCAS Conference - An IEEE CAS Society Interregional Flagship Conference 2023.6.28
-
Design example of a triple modular redundancy ALU and a register file for RISC-V processors
Masato Isobe, Minoru Watanabe, Nobuya Watanabe
RISC-V Day Tokyo 2023 Summer 2023.6.20
-
光再構成型ゲートアレイの低電圧動作評価
島村侑希, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2023.6.9
-
Multi-context optically reconfigurable gate array system used for fast-nuetron experiments
Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka
16th IEEE Dallas Circuits and Systems Conference (DCAS) 2023.4.15
-
脈流電源を用いた光再構成型ゲートアレイ
辻野 将, 渡邊 実, 渡邊誠也
情報処理学会第85回全国大会 2023.3.3
-
マルチコンテキストスクラビングによる順序回路実装
安藤 駆, 渡邊 実, 渡邊誠也
2023.3.2
-
Total-Ionizing-Dose Tolerance Analysis of a Radiation-Hardened Image Sensor
Daisuke Bamba, Minoru Watanabe, Nobuya Watanabe
IEEE 41st International Conference on Consumer Electronics (ICCE) 2023.1
-
宇宙機器向けマルチコンテキストスクラビング
安藤 駆, 渡邊 実, 渡邊誠也
第66回宇宙科学技術連合講演会 2022.11.2
-
耐放射線イメージセンサのトータルドーズ耐性
番場大輔, 渡邊 実, 渡邊誠也
第66回宇宙科学技術連合講演会 2022.11.2
-
Total Dose Tolerance Analysis of an Optically Reconfigurable Gate Array VLSI
Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
29th IEEE International Conference on Electronics Circuits and Systems 2022.10.25
-
光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験
山田果歩, 岡崎武志, 渡邊 実, 渡邊誠也
電子情報通信学会リコンフィギャラブルシステム研究会 2022.6.7
-
Convolutional neural network implementation using Vitas AI
Akihiko Ushiroyama, Minoru Watanabe, Nobuya Watanabe
The IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC) 2022.1.28
-
FSLによる3値化CNNのFPGA実装
尾崎洸人, 渡邊誠也, 名古屋 彰, 渡邊 実
第47回パルテノン研究会 2021.12.25
-
Vitis AI を用いたCNN実装
後山晃彦, 渡邊誠也, 名古屋 彰, 渡邊 実
電子情報通信学会リコンフィギャラブルシステム研究会 2021.9.10
-
ハードウェア記述言語FSLにおける手続き記述手法の拡張,
中村一歩, 渡邊誠也, 名古屋 彰
電子情報通信学会 2019年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション 2019.3.19
-
任意精度の浮動小数点演算器のSFL記述自動生成ツール
佐藤佑己, 渡邊誠也, 名古屋 彰
第44回パルテノン研究会 2018.12.26
-
GPUを有する計算器向けプログラミング環境の比較評価
小森遼太, 渡邊誠也, 名古屋 彰
第44回パルテノン研究会 2018.12.26
-
RISC-VプロセッサのFSLによる実装と評価
大西創也, 渡邊誠也, 名古屋 彰
第44回パルテノン研究会 2018.12.26
-
Intel HLS Compilerを用いたハードウェア設計手法の評価
宮地航太, 渡邊誠也, 名古屋 彰
第44回パルテノン研究会 2018.12.26
-
OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法
林 卓哉, 渡邊誠也, 名古屋 彰
平成30年度（第69回）電気・情報関連学会中国支部連合大会 2018.10.20
-
SoC型FPGA向けウイルス検出エンジンのハードウェア実装
安井寛貴, 渡邊誠也, 名古屋 彰
平成30年度（第69回）電気・情報関連学会中国支部連合大会 2018.10.20
-
任意精度演算器のSFL記述の自動生成に関する研究
佐藤佑己, 渡邊誠也, 名古屋 彰
電子情報通信学会 2017年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション 2018.3.20
-
Intel HLS Compilerを用いた画像処理ハードウェア設計に関する検討
宮地航太, 渡邊誠也, 名古屋 彰
電子情報通信学会 2017年総合大会 情報・システムソサイエティ特別企画 学生ポスターセッション 2018.3.20
-
プログラマブルSoC向けの高位合成によるCNN設計手法に関する研究
津田輝一, 渡邊誠也, 名古屋 彰
第43回パルテノン研究会 2017.12.26
-
ハードウェア記述言語FSLの拡張に関する研究
三木啓輔, 渡邊誠也, 名古屋 彰
第43回パルテノン研究会 2017.12.26
-
高位合成系Synthesijerによるハードウェア設計の評価
中村一歩, 渡邊誠也, 名古屋 彰
第43回パルテノン研究会 2017.12.26
-
FSL - A Sophisticated Hardware Description Lnaguage Inheriting Design Philosophy of SFL International conference
Nobuya WATANABE, Akira NAGOYA
2017 Taiwan and Japan Conference on Circuits and Systems (TJCAS 2017) 2017.8.22
-
Scala記述のOpenCLカーネルからのハードウェア記述生成手法の検討
渡邊誠也, 名古屋 彰
第42回パルテノン研究会 2016.12.17
-
ハードウェア記述言語FSLの処理系におけるSFL Backendの実装
三木啓輔, 渡邊誠也, 名古屋 彰
平成28年度（第67回）電気・情報関連学会中国支部連合大会 2016.10.22
-
ハードウェア記述言語SFLからVerilog HDLへの変換系「SFLコンパイラ」の設計と実装
渡邊誠也, 名古屋 彰
第41回パルテノン研究会 2015.12.25
-
ハードウェア記述言語FSLからSFLへの変換系の実装
三木啓輔, 渡邊誠也, 名古屋 彰
第41回パルテノン研究会 2015.12.25
-
SFLの設計思想と言語機能を受け継いだ新たなハードウェア記述言語FSL
渡邊誠也, 名古屋 彰
第41回パルテノン研究会 2015.12.25
-
オブジェクト指向／関数型言語をベースとするハードウェア記述言語FSLの設計
渡邊誠也, 名古屋 彰
電子情報通信学会リコンフィギャラブルシステム研究会 2015.9.18
-
Javaで実装したプロセッサシミュレータ
渡邊誠也
先進的計算基盤システムシンポジウム SACSIS2006 論文集 2006.5.23
Awards
-
Best Session Presentation Award
2024.1 IEEE CTSoc (Consumer Technology Society), The 2024 IEEE International Conference on Consumer Electronics (ICCE 2024) Parallel configuration experiment for a radiation-hardened optically reconfigurable gate array with a holographic polymer-dispersed liquid crystal memory
Sae Goto
-
学生奨励賞
2023.3 情報処理学会第85回全国大会 脈流電源を用いた光再構成型ゲートアレイ
辻野将
-
社会貢献賞
2023.3 岡山大学工学部 フィールドプログラマテクノロジー国際会議におけるFPGAデザインコンテスト開催への貢献
渡邊実, 渡邊誠也
-
教育貢献賞
2022.3 岡山大学工学部 教育用計算機システムの充実に関する貢献
乃村能成, 上野 史, 原 直, 渡邊誠也
-
Best Paper Award
2022.1 The IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC) Convolutional neural network implementation using Vitas AI
Akihiko Ushiroyama, Minoru Watanabe, Nobuya Watanabe, Akira Nagoya
-
優秀プレゼンテーション賞
2021.12 特定非営利活動法人パルテノン研究会 FSLによる3値化CNNのFPGA実装
尾崎洸人
-
優秀プレゼンテーション賞
2020.12 特定非営利活動法人パルテノン研究会 CNNの実装によるFPGA利用環境Vitisの評価
後山晃彦
-
準優勝
2020.9 電子情報通信学会リコンフィギャラブルシステム研究専門委員会 第9回相磯秀夫杯FPGAデザインコンテスト（課題: FPGAによる自動車の自動走行）
小林佳樹, 安藤 駆, 渡邊誠也, 名古屋 彰
Research Projects
-
Development of hardware design system for high-speed dynamically reconfigurable devices
Grant number：23K11032 2023.04 - 2026.03
Japan Society for the Promotion of Science Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (C)
渡邊 誠也, 渡邊 実
Grant amount：\4680000 （ Direct expense: \3600000 、 Indirect expense：\1080000 ）
-
The research on the application description technique for dynamically reconfigurable system
Grant number：23650024 2011 - 2013
Japan Society for the Promotion of Science Grants-in-Aid for Scientific Research Grant-in-Aid for Challenging Exploratory Research
WATANABE NOBUYA
Grant amount：\2080000 （ Direct expense: \1600000 、 Indirect expense：\480000 ）
In this research, we developed the productive and efficient description technique of applications for dynamically reconfigurable system which can expect realization of efficient processing by changing the circuit on hardware during operation. In application implementation for dynamically reconfigurable systems, we clarified the availability of the hardware design using a programming language, the possibility of description languages for graphics processing units, and the necessity of high- level description technique for hardware.
-
The research on the processor with dynamically reconfigurable hardware
Grant number：21500055 2009 - 2011
Japan Society for the Promotion of Science Grants-in-Aid for Scientific Research Grant-in-Aid for Scientific Research (C)
NAGOYA Akira, TANIGUCHI Hideo, WATANABE Nobuya
Grant amount：\4290000 （ Direct expense: \3300000 、 Indirect expense：\990000 ）
From a viewpoint of a low-power consumption and high-performance computer, we clarified the profitability of the processor which consists of dynamically reconfigurable hardware and general-purpose processor cores. We also clarified the design framework and the description language for applications and reconfigurable modules on such a new computer.
-
データ並列プログラミング言語のマルチスレッド拡張に関する研究
Grant number：13780240 2001 - 2002
日本学術振興会 科学研究費助成事業 若手研究(B)
渡邊 誠也
Grant amount：\1600000 （ Direct expense: \1600000 ）
本研究では,データ並列プログラムにおいて制御の並列性をユーザが明示的に記述することが可能な並列プログラミング言語を設計し,その言語処理系の実装を行なった.また,並列実行環境としてPCクラスタシステムを構築し,構築したPCクラスタ上で設計した言語および言語処理系の性能評価実験を行なった.本年度は,マルチスレッド拡張したデータ並列言語(昨年度設計)の処理系とその性能評価実験を主に行なった.
実験用の言語処理系は,変換系(コンパイラ)と実行系(仮想マシン)で構成される.コンパイラ,実行系とも効率的な実装を行なうためにJava言語での実装を行ない,既存のコンパイラ作成支援ツールを利用した.仮想マシンの実装は,Java言語のマルチスレッド機能を利用した.さらに,PCクラスタでマルチプロセス実行を行なうために,Java言語で利用可能なメッセージ通信を行なうためのクラスライブラリの設計と実装も行なった.
処理系を用いた評価実験は,4台のマルチプロセッサPCを100Mbpsおよび1Gbpsのネットワークスイッチで結合したPCクラスタシステム上で行なった.スレッド間でのデータ依存度が低い場合には,マルチスレッド化による効果が大きいことが分かった.効率が悪いケースについても,処理系におけるコード最適化により解決できるものもあることが分かった.
本研究により,データ並列プログラムにおいて制御の並列性をユーザが明示的に記述する言語とその言語処理系の実装を行ない,データ並列言語をマルチスレッド拡張することの有効性を確認した.また,高効率実行のためにコード最適化手法に関する検討を行なった.
Class subject in charge
-
Compiler （2024academic year） Third semester - 月7～8,金1～2
-
Compilers （2024academic year） Third semester - 月7～8,金1～2
-
Compilers （2024academic year） Third semester - 月7～8,金1～2
-
Practical Programming （2024academic year） Second semester - 木7～8,その他
-
Practical Programming （2024academic year） Second semester - 木7～8,その他
-
Information Technology Experiments A (Computer Hardware) （2024academic year） 1st semester - 月3～7,木3～7
-
Information Technology Experiments A (Computer Hardware) （2024academic year） 1st semester - 月3～7,木3～7
-
Engineering English （2024academic year） Late - その他
-
Engineering English （2024academic year） Late - その他
-
Advanced Study （2024academic year） Other - その他
-
Technical Writing 1 （2024academic year） Prophase - その他
-
Technical Writing 2 （2024academic year） Late - その他
-
Technical Writing （2024academic year） Prophase - その他
-
Technical Presentation （2024academic year） Late - その他
-
Specific Research of Electronics and Information Systems Engineering （2024academic year） Year-round - その他
-
Compiler （2023academic year） Third semester - 月7～8,金1～2
-
Compilers （2023academic year） Third semester - 月7～8,金1～2
-
Compilers （2023academic year） Third semester - 月7～8,金1～2
-
Practical Programming （2023academic year） Second semester - 火7～8,その他
-
Practical Programming （2023academic year） Second semester - 火7～8,その他
-
Information Technology Experiments A (Computer Hardware) （2023academic year） 1st semester - 月3～7,木3～7
-
Information Technology Experiments A (Computer Hardware) （2023academic year） 1st semester - 月3～7,木3～7
-
Engineering English （2023academic year） Late - その他
-
Engineering English （2023academic year） Late - その他
-
Advanced Study （2023academic year） Other - その他
-
Technical Writing 1 （2023academic year） Prophase - その他
-
Technical Writing 2 （2023academic year） Late - その他
-
Technical Writing （2023academic year） Prophase - その他
-
Technical Presentation （2023academic year） Late - その他
-
Specific Research of Electronics and Information Systems Engineering （2023academic year） Year-round - その他
-
Compiler （2022academic year） Third semester - 月5～6,金1～2
-
Compilers （2022academic year） Third semester - 月5～6,金1～2
-
Compilers （2022academic year） Third semester - 月5～6,金1～2
-
Information Technology Experiments A (Computer Hardware) （2022academic year） 1st semester - 月3～7,木3～7
-
Engineering English （2022academic year） Late - その他
-
Technical Writing （2022academic year） Prophase - その他
-
Technical Presentation （2022academic year） Late - その他
-
Specific Research of Electronics and Information Systems Engineering （2022academic year） Year-round - その他
-
Compiler （2021academic year） Third semester - 月5,月6,金1,金2
-
Compilers （2021academic year） Third semester - 月5,月6,金1,金2
-
Compilers （2021academic year） Third semester - 月5,月6,金1,金2
-
Information Technology Experiments A (Computer Hardware) （2021academic year） 1st semester - 月3,月4,月5,月6,月7,木3,木4,木5,木6,木7
-
Engineering English （2021academic year） Late - その他
-
Technical Writing （2021academic year） Prophase - その他
-
Technical Presentation （2021academic year） Late - その他
-
Specific Research of Electronics and Information Systems Engineering （2021academic year） Year-round - その他
-
Compiler （2020academic year） Third semester - 月5,月6,金1,金2
-
Compilers （2020academic year） Third semester - 月5,月6,金1,金2
-
Compilers （2020academic year） Third semester - 月5,月6,金1,金2
-
Information Technology Experiments A (Computer Hardware) （2020academic year） 1st semester - 月3,月4,月5,月6,木3,木4,木5,木6
-
Laboratory Work on Information Technology I （2020academic year） 1st semester - 月3,月4,月5,月6,木3,木4,木5,木6
-
Engineering English （2020academic year） Late - その他
-
Technical Writing （2020academic year） Prophase - その他
-
Technical Presentation （2020academic year） Late - その他
-
Specific Research of Electronics and Information Systems Engineering （2020academic year） Year-round - その他
Academic Activities
-
The International Conference on Field-Programmable Technology (FPT'22) FPGA Design Competition (Local Support Member)
Role(s)：Planning, management, etc.
The Hong Kong University of Science and Technology 2022.12.6 - 2022.12.8
-
第11回相磯秀夫杯FPGAデザインコンテスト（2022）委員
Role(s)：Planning, management, etc.
電子情報通信学会リコンフィギャラブルシステム研究専門委員会 2022.9.20 - 2022.9.21
-
第47回パルテノン研究会
Role(s)：Planning, management, etc., Panel moderator, session chair, etc.
特定非営利活動法人パルテノン研究会 2021.12.25
-
The International Conference on Field-Programmable Technology (FPT'21) FPGA Design Competition (Local Support Member)
Role(s)：Planning, management, etc.
2021.12.6
-
第10回相磯秀夫杯FPGAデザインコンテスト（2021）委員
Role(s)：Planning, management, etc.
電子情報通信学会リコンフィギャラブルシステム研究専門委員会 2021.10.24